|
| |
 |
Главная » Мануалы 1 ... 32 33 34 35 36 37 38 ... 43 Аналого-цифровое и цифро-аналоговое преобразования <. 345 WhOpj  Мамо8о6ь/й вход V (от устрой- ч ства 6б/борни- хранения) fSBo- fj f3 f2 ff fO я 8 7 б S 4 ° V уГ 5 6 7 8 9 re k 18 f9 20 2123 Pa вход ЩР\ минрояро- wo Ом 47oSr 74ls00 741800 > SWOm £)/ цессора 741S00 Сиенам нонец §ани'я 680пФ -set 4/ном 220 Ом Рис. 6.31. Практический преобразователь последовательного приближения. собственно ЦАП. Единственным дополнительным источником поррешности являются входные элементы компаратора, которые должны быть рассчитаны с особой тщательностью. Другая схема, имеющая большие быстродействие и точность, приведена в разд. 6.4д. 6.4в. Интегрирующий преобразователь' В этом типе преобразователя для преобразования отношения входного и опорного напряжений используется система временных пропорций . Существует несколько разновидностей интегрирующих преобразователей, но все они основаны на пилообразном изменении выходного сигнала интегратора под управлением соответствующих сигналов. Наиболее известным интегрирующим преобразователем является преобразователь с двойным интегрированием, обобщенная блок-схема которого приведена на рис. 6.32. Вход интегратора подключается либо к земле, либо к источнику входного сигнала, либо к источнику опорного сигнала. тегрирующии /юнденсатпор  Схема синхронизации илогичесно-го управления Рис. 6.32. Основная схема интегрирующего преобразователя. а выход через компаратор - к устройству логической обработки и синхронизации. Это устройство, кроме того, управляет входным переключателем, фиксацией выходного сигнала и т. п. Как показано на рис. 6.33, процесс преобразования распадается на три фазы. Первая фаза - нулевая фаза . В этой ,фазе выход интегратора обнулен, напряжение смещения системы устанавливается, как правило, также равным нулю, вследствие чего эта фаза становится фазой автокомпенсации нуля . Схема, обеспечивающая автокомпенсацию нуля, на рис. 6.32 не показана. Вторая фаза - фаза интегрирования входного сигнала , или просто фаза интегрирования . В этой фазе к входу интегратора подключается источник входного сигнала. Тем самым изменяющийся входной сигнал поступает на вход интегра-.тора в течение фиксированного интервала времени, определяемого системой синхронизации и тактирования. В третьей фазе - [фазе интегрирования опорного сигнала , или просто фазе обратного интегрирования , на вход интегратора подается сигнал от источника опорного напряжения в течение переменного интервала времени, определяемого временем достижения выходным сигналом интегратора своего исходного значения. Это время фиксируется в схеме логической обработки как результат пре . образования. Выражение, описывающее этот принцип преобразования, имеет вид где Nxx характеризует число импульсов в соответствующей фазе преобразования, Vum - напряжение на выходе интегратора. Это выражение можно переписать в виде N,e = N AVJV ). (6.7) Заметим, что Nde и будет искомым результатом. -Фаза2- -ФазаЗ- Адтакомленсация Штеериро6ание\Инп7егрцроваше опорного пуля ! сигнала \ сигнала  иппрлбсоб Рис. 6.33. Три фазы преобразования. Финсированное Vucmq /па/<п?овых им-. телотантовых пульсов протрцио- Источниками погрешностей в этом случае при правильно рассчитанном преобразователе с двойным интегрированием являются дрожание такта и опорное напряжение. Типовая практическая схема аналоговой части широко распространенного 3,5-декадного АЦП с двойным интегрированием приведена на рис. 6.34. На ней можно легко выделить схему интегратора и компаратора, а также более сложную схему переключателя. 848 Г/шва 6 Очень высокое входное сопротивление этой схемы обеспечивает входной буфер, а не резистор, как в схеме, приведенной на рис. 6.32. Для обеспечения автокомпенсации нуля сигнал с выхода компаратора подается на инвертирующий выход интегратора, обнуляя входной буфер-повторитель, интегратор, а также компаратор. анн L S M  h ци(р~ ровой части Общий i Вх. низ. hpr- УЗО Рис. 6.34. Аналоговая часть типового интегрирующего преобразователя. (АКН - автокомпенсация нуля.) Цифровая часть этого преобразователя приведена на рис. 6.35. Генератор и делитель управляют временем переключения совместно с регистром полярности и детектором нулевых пересечений. Значение, хранимое в регистре, декодируется в семисег-ментный код для непосредственного управления цифровым табло. Другие варианты этой базовой схемы позволяют получить двоичный выход, сопрягаемый с микропроцессором с числом разрядов до 12 на одном кристалле, с числом разрядов 16 на двух кристаллах, а также до 4,5 десятичных разрядов при представлении в двоично-десятичном коде. В настоящее время имеются в наличии несколько устройств на одном и двух кристаллах, в которых используются варианты этого основного метода преобразования. В преобразователе с балансировкой заряда применена очень похожая блок-схема (рис. 6.36), но при этом цикл интегрирования и цикл обратного интегрирования перекрываются. Автокомпенсация осуществляется в течение половины рабочего цикла, связанной с подачей входного опорного сигнала, в то время как цикл преобразования чередуется с циклами подключения опорного сигнала для большинства групп импульсов счета и с циклами, занимающими небольшое определенное время. Типичная комбинация импульсов счета для цикла автокомпенсации нуля может состоять из четы- Л ш Ш ш 14 м ftj Ш iilBDilliiiiii Объеди--нитем-нсш тнел  Рис. 6.35. Цифровая часть интегрирующего преобразователя. рех импульсов счета ref , за которыми следуют четыре импульса счета по-ref , в то время как циклы преобразования состоят из одного импульса счета ref и семи импульсов счета по-ref или из семи импульсов счета ref и одного импульса счета по-ref . Таким образом, восемь импульсов счета и два перехода существуют в каждом цикле. В период преобразования эти два перехода используются таким образом, чтобы удержать выходной сигнал интегратора на уровне нуля. После того как основное преобразование завершено, накопленный результат будет выражен в единицах шести импульсов счета; поэтому вводится короткий точный или верньерный цикл, состоящий всего из одного импульса счета ref или по-ref при отключенном входе. Это гарантирует согласование остаточного напряжения на выходе интегратора и обеспечивает разрешающую способность в одну единицу счета. Основным преимуществом этого метода преобразования является то, что область изменения сигнала на выходе интегратора, определяемая компаратором, во много раз Вшх интег-Vf оуюе- ратора Иит. Вых. Вь/ходпа-g раллельтго двоично-  Цифро-раза Онанирование Общий Вход g синхронизации Рис. 6.36. Преобразователь с балансированием заряда. Аналоговый процессор LDUl (а); цифровой процессор LD114 (б). больше, чем при двойном интегрировании, а это в значительной мере облегчает разработку компаратора. Аналоговые части как для систем с преобразователями двойного интегрирования, так и для систем с преобразователями балансированных зарядов сушествуют, и их можно согласовать (состыковать) с микропроцессорами, на которые можно возложить функции счета и управления. При этом необходимо быть уверенным в том, что обеспечивается равномерное тактирование, и если для этого используются командные циклы, то в критические моменты времени они должны быть, как правило, блокированы прерываниями. Тем не менее гибкость цифровой обработки делает ее привлекательной в тех случаях, когда требуется специальная обработка информации и имеется много интервалов времени, в течение которых обработка не производится. 6.4г. Другие типы аналого-цифровых преобразователей Для некоторых применений используется ряд других типов АЦП. Некоторые из них представляют собой комбинацию дру-,гих преобразователей, среди которых основным можно назвать двухступенчатый преобразователь, показанный на рис. 6.37. Его основой является схема последовательного приближения, в кото-<. рой в качестве компаратора используется параллельный преоб-. разователь. Многоразрядный результат первого преобразования с помощью точного ЦАП вычитается из входного сигнала, а остаток умножается и подвергается второму преобразованию,; Общий результат представляет собой цифровую сумму резуль-. татов двух преобразований. Общая разрядность данной схемы приближается к удвоенному числу разрядов одного параллельного преобразователя (необходимо некоторое перекрытие), в то время как его быстродействие в два с небольшим раза ниже Вб/борна-храпеяие  Анало-гевый вход
Цид}ровой вй.ссод Рис. 6.37. Двухступенчатый высокоскоростной преобразователь. быстродействия одного параллельного преобразователя, но, од* нако, гораздо выше, чем в преобразователе последовательного приближения той же разрядности. Второе преобразование может быть выполнено на том же преобразователе либо на другом устройстве. Преобразователи данного типа выпускаются как в модульном, так и в гибридном исполнении, но возможна реализация и в виде монолитной схемы. Другой интересный метод аналого-цифрового преобразова* ния используется в так называемых циклических преобразователях, в которых один каскад выполняет одноразрядное преобразование (коммутатор), вычитает значение разряда и удваивает остаток, так что в следующем каскаде этот процесс может быть повторяем. Идея использования последовательно соединенных идентичных каскадов заманчива, и выбором соответствующей конфигурации каждого каскада можно добиться представления суммарного результата в коде Грея - очень выгодной формы представления для такого типа преобразователя, так как характеристика преобразования является непрерывной и последовательные цифровые значения отличаются друг от друга не более. Анамоеовый вход (от пае- [- дь/дущей ступени) Мг и wee ний вь/ход Н следую-lyeu ступени гокОм  Циншчесная Y ступень Ларантеристина преобразования Логичесний выход Рис. 6.38. Циклический преобразователь и его характеристика преобразования. Опорный сигнал  ЦАП Вверх Счетчик Аналоговый вход Вб/ход  Уанлон переерузни Вь/ход ЦАП Рис. 6.39. Следящий .ЦП. чем в одном разряде. Требуемая характеристика преобразования и упрощенная схема приведены на рис. 6.38. Другой, когда-то популярный, а теперь все реже применяемый тип АЦП - это следящий АЦП, представленный на рис. 6.39. Он во многом похож на преобразователь последовательного приближения, но в нем вместо регистра последователь- ного приближения используется реверсивный счетчик. С прихо-дом каждого тактового импульса состояние счетчика изменяется в ту или другую сторону в зависимости от сигнала на выходе компаратора, и, таким образом, выход АЦП отслеживает состояние аналогового сигнала на входе, что и дало название следящий этому типу АЦП. Очевидно, цифровые значения на выходе ЦАП будут отслеживать входной сигнал при его изменении со скоростью не более единицы МЗР за один тактовый импульс, и если это условие соблюдается, то сигнал па входе будет отслеживаться с задержкой, меньшей одного тактового интервала. При программной реализации АЦП последовательного приближения можно провести его перепрограммирование в ЦАП следящего типа при медленных изменениях входного сигнала и вновь вернуться к алгоритму АЦП последовательного приближения при быстром изменении входного сигнала, обеспечивая при этом максимальную скорость считывания. 6.4д. Некоторые практические АЦП Отметим еще раз, что рассмотренные выше схемы являются в подавляющем большинстве схемами реальных устройств. Так, на рис. 6.26 приведена схема преобразователя САЗЗОО фирмы RCA, на рис. 6.34 представлена аналоговая часть преобразователей ICL7106, ICL71707 и ICL7126 фирмы Intersil и очень похожий вариант использован в преобразователях ICL7109, ICL7116, ICL7117 и ICL7135. Схемы соответствующих цифровых частей устройств отличаются от схемы, приведенной на рис. 6.35, главным образом в деталях: типом счетчика (двоичный или десятичный), информацией управления и состояния, форматом выходного сигнала. Подобным же образом схема на рис. 6.36 отражает схему аналоговой части LD111 и цифровой части LD114. В других преобразователях используется схема, приведенная на рис. 6.27, в которой применяются ЦАП, рассмотренные выше, и поэтому нет необходимости касаться этого вопроса еще раз. Так, например, в традиционных гибридных и модульных АЦП, разработанных достаточно давно и до сих пор выпускаемых, используется схема на рис. 6.27 с ЦАП по схеме, представленной на рис. 6.17. Руководствуясь тем же порядком изложения, что и в предыдущих разделах, мы можем рассмотреть другие практические параллельные АЦП. Выпускаемое в настоящее время семейство параллельных преобразователей фирмы TRW обеспечивают разрядность до девяти с частотой преобразования до 30 МГц! Шестиразрядный преобразователь SDA5010 фирмы Siemens обеспечивает частоту преобразований 100 МГц. В основе всех этих преобразователей лежит блок-схема, приведенная на рис. 6,25, Вяюдсин-хронизащч л л п 1 Вб 18 2 OF I BJ7 RC 16 S CE 6 СЁ, ►17 CLR PH В, 14 К- 12 0,1тФ -J-- 0,1тФ 2 OF 0-*. Bg 18 RC /6 САЗЗОО 5 CE 6 Щ 13 7CLH l/2 8 PR 3 On* On fO \0J миф T0,2 мнФ -ьтФ -OF \Вход сигнала Рис. 6.40. Соединение параллельных преобразователен для увеличения разрешающей способности. С некоторыми особенностями, такими как конвейерная архитектура (при которой осуществляется цифровая обработка информации, записанной в регистр на предыдущем такте -при этом возможно несколько этапов) и перекрываемые выходы, позволяющие наращивать преобразователи по вертикали с целью увеличения разрешающей способности. Пример последнего приема 1 ... 32 33 34 35 36 37 38 ... 43 системы автоматизации |
||||||||||||||||