Главная » Мануалы

1 ... 36 37 38 39 40 41 42 43

4нОм

том


Z8000m\

-, 3Soo\

\ssom

а

А


г^кОм

76000м

2800 Ом


/ В

В


/В о

Ч

Рис. 7.1. Типовая структура базового логического элемента каждого семейства логических микросхем: 74(a); 745(6); 74LS(e); КМОП (г); ЭСЛ(д).

Такая информация особенно важна при сопряжении логических схем различных семейств.

Два устройства согласуются, если выполняются следующие неравенства:

VOL (передатчикХУТЬ (приемник), (7.1)

VOH (передатчик) VIH (приемник). (7.2)

Усе



4 2


0,ff to 1,5 2,0

о

1- j

г

Рис. 7.2. Передаточные характеристики семейств микросхем: ТТЛ (а); ТТЛ с диодами Шоттки (б); КМОП (в); ЭСЛ (г).


вх.низ:тис вх.~Выс. мин . .

Входное напряжение, В

Рис. 7.3. Передаточная характеристика типового инвертирующего вентиля.



7.3в. Быстродействие или задержка распространения

При проектировании систем быстродействие семейства логических микросхем, как правило, является одним из наиболее важных параметров. Быстродействие характеризуется обычно так называмой задержкой распространения, которая представляет собой время прохождения сигнала через устройство. Для инвертирующего элемента это задержка в появлении на его выходе какой-либо определенной точки входного сигнала (рис. 7.4). Обычно эту точку выбирают на уровне 0,5 - между напряжением низкого логического уровня и напряжением высокого логического уровня (так назы- -f \S0% ваемая 50 7о-ная точка).

Различают два вида времени задержки, /р; -время задержки распространения при переходе выходного сигнала из состояния низкого уровня в состояние высокого уровня, tphl -

время задержки распространения при переходе выходного сигнала из состояния высокого уровня в состояние низкого уровня.

Общее время задержки распространения через схему может быть найдено путем суммирования индивидуальных задержек распространения каждого элемента схемы. Поэтому разработчику важно определить переходный режим каждого элемента. На рис. 7.5 показаны диапазоны времени задержки распространения каждого семейства логических микросхем.

Фирмы-изготовители используют другой параметр, характеризующий быстродействие, - скорость переключения, или частоту переключения. Под этим понимается максимальная частота, с которой элемент может переходить из одного логического состояния в другое при так называемой триггерной работе. Переключение с большей частотой, чем максимально допустимая, приводит к неопределенности состояния уровня на выходе элемента и поэтому является нежелательным.

, 50%-Входте I натяжение /

Выходное \ напряикение qj

Рис. 7.4. Задержка распространения типового инвертирующего логического элемента.

7.3г. Рассеиваемая мощность . -

г

Рассеиваемая мощность становится особенно важным параметром в том случае, когда.должно быть обеспечено точное значе-



ж

-f; S 6 78310 20 30 40 50 70

Рассеиваемая мощность, МВт

Рнс 7.5. Зависимость задержки распространения от мощности для стандартных семейств логических микросхем.

7-КМОП; 2-стандартная ТТЛ; 3-ТТЛ с диодами Шоттки: 4-усовершенствованная ТТЛ с диодами Шоттки; 5-ЭСЛ.

ние тока потребления или когда тепловая мощность рассеяния становится критическим требованием.

Рассеиваемая мощность определяется как произведение напряжения питания на среднее значение тока, потребляемого схемой. Рассеиваемая мощность в большинстве случаев определяется в расчете на один элемент (удельная рассеиваемая мощность). Для получения общей рассеиваемой мощности необходимо удельную рассеиваемую мощность умножить на число эквивалентных элементов системы или схемы.

Для каждого семейства логических микросхем рассеиваемая мощность изменяется в зависимости от скорости работы. На рис. 7.6 приведена зависимость рассеиваемой мощности от частоты для каждого семейства логических микросхем. Заметим, что для ТТЛ-схем удельная рассеиваемая мощность постоянна до частоты 5 МГц, после чего происходит ее резкое увеличение.



Для КМОП-схем удельная рассеиваемая мощность возрастает линейно с частотой. Поэтому при сравнении семейств логи-

/ООО

/о г.о

0,0001

у

л

г

10 /О^ 10 входная частота, Гц

Рис. 7.6. Зависимость мощности рассеивания на элемент от частоты каждого семейства логических микросхем.

7-ЭОЛ (510 Ом-5.2 В); 2-ЭСЛ (75 Ом -2 В); 3 -ТТЛ с диодами Шотткн; 4-стандартная ТТЛ; 5-маломощная ТТЛ с диодами Шоттки; 6-КМОП (Код=15 В); 7-КМОП (Удд=10 В): 8-КМОП(Кдд=5 В); С£ = 15 пФ.

ческих микросхем по рассеиваемой мощности разработчику необходимо учитывать предполагаемую рабочую частоту разрабатываемого устройства.

7.3д. Помехоустойчивость

Нет ни одной системы с использованием микросхем, которая была бы абсолютно совершенной. Вследствие этого помеха оказывается объективным фактором, с которым должен считаться разработчик. Помеха может привести к изменению состояний логических элементов системы и вызвать ошибки в ее работе. Устранение нежелательных помех можно вести по двум направлениям. Первое направление связано с уменьшением уровня помех в источнике их возникновения. Способы организации линии передачи, развязки, экранирование - вот лишь некоторые методы уменьшения уровня помех самого источника помех. Второе направление - снижение чувствительности к помехам непосредственно самих логических схем. Помехоустойчивость семейства



Семейство логических

вх. и. ш'

вх. в. ш'

микросхем

в

в

Стандартная ТТЛ

ТТЛ с диодами Шоттки

0,95

ЭСЛ

0,175

0,145

Второй вид помехоустойчивости - это помехоустойчивость по -переменному току (динамическая помехоустойчивость). В справочных данных редко приводится значение динамической помехоустойчивости, поскольку она зависит от многих факторов. Как и статическая помехоустойчивость, динамическая помехоустой-

логических микросхем характеризует его способность правильно функционировать при наличии помех. Как правило, менее быстродействующие логические микросхемы оказываются менее чувствительными к помехам, так как медленнее реагируют на их выбросы.

Представляют интерес два вида помехоустойчивости. Первый вид известен как помехоустойчивость по постоянному току (статическая помехоустойчивость) и связан со статическими входными напряжениями, которые могут быть поданы на устройства в процессе работы. Возвращаясь к условию (7.1), заметим, что величина напряжения, при которой VOL (передатчик) меньше VIL (приемник), характеризует запас по шуму при входном сигнале низкого уровня и определяется следующим образом:

Vbx. н. ш = IVIL МАХ (приемник) - VOL МАХ (передатчик)!.

(7.3)

Аналогично из условия (7.2) можно заметить, что величина напряжения, при котором VOL (передатчик) превышает VIL (приемник), характеризует запас по шуму при входном сигнале высокого уровня и может быть определена по формуле

VBx.b.m = IVOHMIN (передатчик) - V1HМШ (приемник)!.

(7.4)

В табл. 7.1 приведены значения V вх. н. ш и V вх. в. ш для каждого семейства логических микросхем. Из нее следует, что наилучшими показателями обладают КМОП-схемы, далее идут стандартные ТТЛ-схемы, ТТЛ-схемы с диодами Шоттки и, наконец, ЭСЛ-схемы.

Таблица 7.1. Помехоустойчивость семейств легических микросхем



Г


0 fOO 200 300 400 SOO Длительность иннульса. не a

8


О 100 200 300

4митеяьность импульса, не б

Рис. 7.7. Типовая зависимость динамической помехоустойчивости от длительности импульса.

о-положительный импульс: б-отрииательный импульс.

-КМОП (100=5 В); 2-КМОП(К£)£) = 10 В); 3-КМОП (соо В); 4-ТТЛ.



чивость должна рассматриваться в зависимости от длительности воздействия и от его амплитуды. Если помеха воздействует на входные схемы устройства достаточно продолжительное время, то устройство может изменить свое состояние. На рис. 7.7 показано влияние длительности импульса на динамическую помехоустойчивость КМОП- и ТТЛ-схем. Заметим, что по мере уменьшения длительности импульсов помехи требуется увеличение амплитуды импульса.

7.3е. Нагрузочная способность

В любой разработке реализация заданной логической функции требует соединения нескольких микросхем. Нагрузочная способность определяет число входов логических элементов, которое может быть подключено к выходу данного логического элемента. Это можно объяснить, пользуясь терминами коэффициент разветвления по выходу раз и коэффицибнт объединбния по входу Коб- Коэффициент разветвления по выходу - это показатель нагрузочной способности логического элемента. Коэффициент объединения по входу - это число входов логического элемента. Пусть N - число входов логических элементов, на которые должен быть нагружен данный логический элемент, тогда, принимая во внимание требование условия

Выход передатчика суммарная нагрузка (7.5) и переходя к обозначениям N, /Сраз, Коб, получим

Kpa.>NKo6- (7.6)

Разделив обе части неравенства иа /С и произведя перестановку членов, получим

N<K,JK.6- (7.7)

Из этого выражения следует, что число входов N, на которые можно нагрузить логический элемент, должно быть меньше или равно целому числу, представляющему собой частное от деления коэффициента разветвления по выходу на коэффициент объединения по входу. В табл. 7.2 приводятся характеристики нагрузочной способности для логического элемента каждого из трех рассматриваемых семейств логических микросхем.

7.3ж. Стоимость/доступность

Стоимость семейства логических микросхем играет важную роль в том случае, когда другие характеристики (быстродействие, потребляемая мощность) не являются при выборе серии микро- схем определяющими.



Цена и доступность обычно взаимосвязаны. Более низкие цены, как правило, означают массовое производство, широкое применение и большую доступность. Высокие цены означают, как правило, меньшую доступность из-за большого спроса и ограниченности предложения или из-за неспособности изготовителя выпускать продукцию в значительных объемах.

Таблица 7.2. Таблица нагрузочных характеристик семейств логических микросхем

Передатчик

Приемник

К

л

Е О

О

S с

К

Ё

П S Е С Е S U И Я >. Ю rt

ш S S

и и и >. m E KJ

<j m

ТТЛ

> 100*

ТТЛ с диодами Шоттки

> 100*

Маломощные ТТЛ с дио-

> 100*

дами Шоттки

Усовершенствованная

> 100*

ТТЛ с диодами Шоттки

Усовершенствованная

> 100*

маломощная ТТЛ с

диодами Шоттки

> 100

ЭСЛ

* При использовании резистора подтверждения высокого уровня. -I- Непосредственно не совмещаются из-за разных уровней логических сигналов: требуется схема преобразователя уровня.

См. соответствующий справочный листок изготовителя.

7.4. ОПРЕДЕЛЕНИЕ ОСНОВНЫХ ПАРАМЕТРОВ

Справочные листки на цифровые интегральные микросхемы, выпускаемые изготовителем, обычно состоят из трех разделов. Первый раздел включает краткое описание функции микросхемы и может содержать, кроме того, таблицу истинности, схематическое изображение и логическую блок-схему. Во втором разделе приводятся предельно допустимые значения параметров, а в третьем разделе - электрические характеристики. Первый раздел не требует пояснений, в то время как второй и третий раз-



делы не так очевидны. Этот раздел книги поможет понять разработчику смысл предельно допустимых значений параметров и электрических характеристик.

7.4а. Предельно допустимые значения параметров

Предельно допустимые значения параметров - это такие значения, при которых устройство не выходит из строя. Типовыми параметрами, рассматриваемыми в данном разделе, являются напряжение питания, входное напряжение, диапазон рабочих температур, диапазон температур при хранении. В этот раздел для специализированных партий могут быть включены другие параметры.

Важно подчеркнуть, что предельно допустимые значения параметров не должны быть превышены разработчиком ни при каких обстоятельствах, а не являются предельными, при которых еще сохраняется работоспособность устройства.

7.46. Электрические характеристики

Эти значения параметров соответствуют рекомендованным изготовителем режимам эксплуатации. В данном разделе содержится такая информация, как требования к входным и выходным сигналам микросхемы, напряжению питания и характеристикам переключения. Разработчик должен всегда иметь в виду условия, при которых измерялись параметры. Типовые параметры измеряются, как правило, при номинальных напряжениях питания и при температуре 25 °С. Максимальные и минимальные значения параметров должны быть измерены при наихудших с точки зрения работы микросхемы значениях напряжений питания и рабочей температуры.

В примечании к этому разделу справочного листка приводится схема подсоединения нагрузки. Разработчик должен определить, может ли он в конкретной разработке нарушить типовые режимы эксплуатации. Если может, то необходимо провести дополнительные испытания для определения значений соответствующих параметров микросхемы в конкретном ее применении. Если в разработке применяются совместимые семейства логических микросхем, то вопрос нагрузочной способности и времени задержки распространения не доставляет особых хлопот разработчику. Однако, если сопряжение различных семейств логических микросхем осуществляется с помощью нестандартных схем или устройств, каждый параметр должен быть тщательно проверен на соответствие эксплуатационным значениям.



1 ... 36 37 38 39 40 41 42 43

Яндекс.Метрика