Главная » Мануалы

1 ... 38 39 40 41 42 43

ff-0


или UA-B -С

f7-8

А

А

В

В

\ 7

В

С

fe=A-B-c

f7=.A+B*C

f7=A-B-C


С с

fgC+Bi-A

f8=A-B-G


. ftO=A-B





(t)A -(i)C-

(OA-(2)B-

(i)A-C2)B-

Cf)a-

(OA-(S)D.

(1) /I--a (f)

(2) В-[>o-В (2)

(4) С-p>o-C(Z)

(8)D->o-D(8)

Рис. 7.13. Реализация схемы примера 7.3.

7.6. ЗАЩЕЛКИ И ТРИГГЕРЫ

На протяжении долгого времени для запоминания единичных событий использовались устройства с двумя устойчивыми состояниями. Основными среди таких устройств являются защелка и триггер.

Защелки работают асинхронно, и сигнал на ее выходе появляется сразу же после появления его на входе. Такой тип устройства можно классифицировать как устройство, управляемое данными , поскольку его состояние определяется исключительно входными данными. Защелки RS-типа обычно образовывают перекрестным соединением двух логических элементов И-НЕ, хотя могут быть использованы и другие типы логических элементов, как показано на рис. 7.14.

Защелки D-типа (или прозрачные защелки) работают несколько по-иному. В отличие от защелки RS-типа, имеющей два входа R а S, защелки D-типа имеют лишь один вход данных D. Дополнительный вход G используется для снятия запрета на



запись данных. При появлении положительного перепада сигнала на этом разрешающем входе сигнал данных транслируется на выход устройства. Отрицательный перепад сигнала на разрешающем входе фиксирует состояние выхода, и устройство не реагирует на изменение состояния входа данных до появления очередного положительного перепада на разрешающем входе. На рис. 7.15 представлены графическое изображение и таблица истинности защелки D-тнпа.

а

а

о

о

..о

о

а

а

а


р

а

о

а

а

о

о

о

Рис. 7.14. Схемы-защелки на логичес1Шх элементах И-НЕ (о) и на логических элементах ИЛИ-НЕ (б).

Разре---->1

шеиие

Рис. 7.15. Защелка D-типа.

I--*5

Л

а

а

Режим рабашд/

О

а

а

Хранение

розрачнвсть

г

Триггер работает синхронно, т. е. входной сигнал данных появляется на его выходе в строго определенные моменты времени, связанные с входным сигналом синхронизации. Синхронизацию можно рассматривать как стробирование информации в моменты времени, определяемые перепадами сигналов синхронизации. Вследствие этого триггеры можно классифицировать как устройства, управляемые синхронизацией , - момент, чрезвычайно важный при синхронной работе. В настоящее время в триггерах используется один из трех возможных методов синхронизадии. Рассмотрим вкратце все три.

Синхронизация потенциального типа или запуск по фронту. При запуске по фронту тактируется информационный вход в тот момент времени, когда синхроимпульс превысит порог срабаты-



вания логического элемента. Устройства могут отрабатывать либо по положительному фронту синхроимпульса, либо по отрицательному фронту. Вариант отработки от обоих фронтов исключается.

Синхронизация типа ведуш,ий - ведомый . Устройство этого типа лучше всего рассмотреть на примере двух элементов. В этом случае информация тактируется в первом (ведущем) элементе положительным фронтом синхроимпульса. Далее сигнал с выхода первого элемента тактируется во втором (ведомом) элементе и поступает на выход.

Синхронизация импульсного типа. Синхронизирующий генератор связан с устройством триггерного типа через разделительный конденсатор. Благодаря этому обеспечивается развязка по постоянному току с тактируемой схемой.

Пример 7.4. Схема коммутатора без дребезга . Требуется разработать схему коммутатора без дребезга , управляемого механическим переключателем, представленным на рис. 7.16, о. Когда переключатель находится в положении В, на выходе схемы должен быть низкий уровень.

Вб/ход



а

Вход R

Вь/ход Вход Я

Вход В у

Выход


Рис. 7.16. Коммутатор без дребезга . Блок-схема (о); на защелке RS-типа (б); на инверторах (б).

Решение. Одно из наиболее опробованных решений - использование схемы защелки RS-типа путем перекрестного соединения двух логических элементов, как показано на рис. 7.16,6. Следует заметить, что, поскольку переключатель не может запустить схему, необходимо дополнить ее нагрузочными резисторами, подсоединенными к источнику питания. Кроме того, существует задержка между замыканием контактов и сигналом на выходе, вызванная распространением сигнала через логические элементы.

Другое решение задачи относится к последнему времени и связано с применением двух инверторов (рис. 7.16, б). На первый взгляд такое решение может вызвать некоторое опасение из-за наличия в этом случае режима короткого замыкания. Тем не менее выходные каскады большинства логических элементов ТТЛ-схем способны выдерживать ток короткого замыкания порядка 100 мА в течение некоторого времени. Это время представляет собой тепловую постоянную времени и в зависимости от изготовителя колеблется от 2



до 10 с. В нашем случае такой режим создается на время, определяемое задержкой распространения элементов. Для большинства ТТЛ-схем это время составляет от 10 до 30 не на элемент и даже в наихудшем случае не превышает 60 НС.

7.6а. D-триггер

Запускаемый фронтом импульса синхронизации О-триггер переписывает информацию, имеющуюся на входе D, на выходы Q и Q ПО переходу синхроимпульса. Примером триггера с запуском от положительного фронта могут служить микросхема 7474 серии ТТЛ и CD4013 серии КМОП.

D а >сн

а

Н

а

Н

а

н

Рис. 7.17. D-триггер с запуском по положительному фролту.

7.66. JK-триггер с запуском по фронту

Работа JK-триггера, запускаемого фронтом синхроимпульса, во многом напоминает работу рассмотренного выще D-триггера. Сигналы с информационных входов / и /С по фронту синхроимпульса переписываются на выход триггера. Существуют JK-триг-геры, запускаемые как по положительному, так и по отрицательному фронту синхроимпульса. Б качестве примера можно назвать микросхему 74S109, содержащую JK-триггер с запуском по положительному фронту. Графическое изображение и таблица истинности этого триггера приведены на рис. 7.18, а.

Микросхема 74112 содержит JK-триггеры, запускаемые по отрицательному фронту. На рис. 7.18,6 приведены графическое изображение и таблица истинности для этого типа JK-триггера.

Более сложный вид JK-триггера - это JK-триггер со структурой типа* ведущий - ведомый . Такой триггер образуется последовательным соединением двух триггеров. На рис. 7.19 приведена эквивалентная схема такого триггера, а на рис. 7.20 - его временная диаграмма.

Высоким уровнем синхроимпульса открываются входные ключи, и информация со входов /, К записывается в ведущий триггер. Последующим низким уровнем синхроимпульса открываются переходные ключи, и сигнал с выхода ведущего триггера поступает на ведомый триггер. Заметим, что переходом синхроимпульса из высокого уровня в низкий закрываются входные



J а

>сн

н й

J а

а

Н

а

а ч

н

Н

Триггер н- paSorct

Н

а

а

Н

Н

н

Ж

а

а

и

а ! а

н

н

Триггеря раВота

н

н

Н

Н

а

а

Рис. 7.18. JK-триггеры: запускаемый по положительному фронту (с); запускаемый по отрицательному фронту (б).


Входные Ведущий Переходные Ведомый, ключи триггер ключи триггер

Рис. 7.19. Эквивалентная схема триггера со структурой типа ведущий - ве-

, Вб/жод

Входные ключа

открыть/

-Переходные клти-отнрыты

Входные ключи I закрыты Переходные

\ключи закрыты

Рис. 7.20. Временная .диаграмма структуры типа вед ущий - ведомый .

КЛЮЧИ, И информация, имеющаяся в ведущем триггере, фиксируется. Можно в качестве примера назвать следующие микросхемы, содержащие такой JK-триггер: 74107, CD4027 и МС10135, Разработчик должен ясно представлять те ограничения, которые накладывает применение JK-триггеров типа ведущий - ведомый . Если триггер имеет состояние 1 (Q = Н, Q = L) и



синхроимпульс имеет высокий уровень, высокий уровень сигнала на входе К приведет к сбросу триггера в состояние 0. Аналогично ведущий триггер перейдет в состояние I, если синхроимпульс имеет высокий уровень и триггер перед этим был в состоянии О, и на входе / появляется высокий уровень. Одним из способов уменьшения такой опасности является ограничение длительности синхроимпульса.

Как видно из таблицы истинности, для каждого типа триггера можно ввести вход сброс или входы сброс и установка . Б этом случае независимо от состояния других входов сигна.л низкого уровня на входе сброс переведет триггер в состояние О (Q = I, Q = 0). Аналогично сигнал низкого уровня на входе установка переведет триггер в состояние 1 (Q - О, Q = = Г). Наличие сигналов низкого уровня на обоих рассматриваемых входах приводит к неопределенному состоянию триггера.

Пример 7.5. Параллельный счетчик. Требуется разработать параллельный счетчик, имеющий следующий набор последовательных состояний: О, 1, 3, 7, 15, 14, 12, 8, О, 1, ... .

Решение.

?.) Запишем последовательность состояний в двоичном виде:

Последовательность состояний

б) Нарисуем схему в общем виде. Эта схема представлена на рис. 7.21,

в) Составим карты Мэхани для выходов Ga, Gb, Ос и Gc.

г) Выберем тип триггера и струк- туру. Для этого примера можно взять D-триггер, имеющий внутреннее управление. Таблица истинности для D-триггера приведена ниже.

д) Пользуясь вышеприведенной таблицей, отобразим каждое состоя- ние Qa, руководствуясь следующим правилом: ставим в соответствующий Квадрат 1, если выход Qa триггера На следующем такте имеет состоя-

триггер

а

Вход А

Триггер Входе

do Триггер

Входе

триггер ВходП

t t t 1

Ва Бв (с Схема ключей

с

Рис. 7.21. Общее решение примера 7.6;



ние 1; ставим в тот же квадрат О, если выход Qa триггера на следующем такте имеет состояние 0.

е) Повторим этап д для выходов Qb, Qc и Qd-

ж) Любое число, не соответствующее последовательности состояний, является ограничением.

з) Найдем для каждой карты минимальное число произведений.


и) Для каждого логического выражения синтезируем схему. Полученная схема приведена на рис. 1.22, а.

Используя кольцевые счетчики, можно получить схемное решение, представленное на рис. 7.22, б.

Другой вариант решения.

г) Вернемся к этапу г и в качестве триггера выберем JK-Tpnrfep, работающий в счетном режиме. Таблица истинности для этого случая приведена ниже.

Без изменения

Триггерная работа

д) Используя вышеприведенную таблицу истинности, отобразим каждое состояние Qa, руководствуясь следующим правилом: ставим в соответствую-




CLc Л

Рис. 7.22. Схемные решения примера 7.5. Общее решение (а); решение с применением кольцевого счетчика (б). Примечание: поскольку этот счетчик иесамо-корректирующийся, для установки его в О необходимо -использовать вход CL.

щий квадрат I, если выход Qa при поступлении следующего импульса меняет свое состояние; ставим в квадрат О, если изменения состояния не происходит.

е) Повторим процедуру этапа д для выходов Qb, Qc и Qd.

ж) Любое число, не соответствующее последовательности состояний, является ограничением.

з) Найдем для каждой карты минимальное число произведений следующим образом: (см. рис. на стр. 414)

и) Для каждого логического выражения синтезируем схему, которая в этом случае будет иметь вид, представленный на рис. 7.23, а. Эта же схема, но в более удобном для восприятия виде приведена на рис. 7.23, б.

Пример 7.6. Схема последовательного действия потенциального типа. Требуется разработать схему записи, позволяющую принимать сигнал внешнего прерывания и осуществлять прерывание до момента прихода из процессора сигнала подтверждения о приходе сигнала прерывания (см. временную диаграмму иа рис. 7.24, а).

Решение. t

а) Выбор элемента (элементов). Анализ временной диаграммы показывает необходимость применения элемента потенциального типа. По положительному фронту входного сигнала Х2 сигнал на выходе устройства Должен меняться с низкого уровня на высокий. Далее низкий уровень входного сигнала -Xi должен приводить к появлению сигнала низкого уровня иа выходе устрой-, ства, т. е. возвращать его в исходное состояние. Всем этим требованиям оту вечает триггер с запуском по фронту. . .





с с


вдНАВ)(А-В)

6-A® В

С I С GclB-C}\{BC) Gf,=B®C-

б) Реализация устройства. Входной сигнал подадим на вход синхронизации триггера (CLK). В этом случае может быть использован триггер с запуском по положительному фронту синхросигнала, например микросхема 7474. Сигнал на выходе Q должен изменяться с низкого уровня на высокий, вследствие чего вход управления D должен быть соединен с высоким потенциалом. Входной сигнал Xi должен быть подан на вход сброс (CLR) триггера, что обеспечит возврат триггера в исходное положение и появление на его выходе Q сигнала низкого уровня.

в) Схема устройства приведена на рис. 7.24. Читатель может убедиться в том, что это не единственное решение.

1 Пример 7.7. Схема последовательного действия импульсного типа. Требуется разработать схему вычитания, которая осуществляет вьнитание первого импульса из последовательности после прихода сигнала установки,

i Решение.

а) Выбор элемента (элементов). Анализ временной диаграммы, представленной на рис. 7.25,0, показывает, что сигнал вычитания импульса должен формироваться при появлении входного сигнала Xi и существовать до появления следующего отрицательного фронта входного сигнала Xs. Для выполне-



1 ... 38 39 40 41 42 43

Яндекс.Метрика