|
| |
 |
Электронные компоненты Мануалы
Активная Высокая лоеичесная 1руккция Злентрическая дункция Активная Вшкая теическая функция А В Cg S Cff, А В Cg S Cg,„ о j о I о о о о 1 1 1 г о о о /• о 1 н н н В н н н в н в в в Н /У в в в в н в в в в в и н в и в н н в в н и в н в в в 1 1 t t о 1 1 о i о о 1 о 1 о 10 0 ООО 1 1 о 1 1 о 1 о Рис. 8.30. Электрические функции сумматора. условных обозначения описывают эту схему терминами «активный Высокий» или «активный Низкий» логические уровни. Входы и выходы любой логической схемы, которая осуществляет двоичное сложение или вычитание, можно описывать через термины «активный Высокий» и «активный Низкий». Такая эквивалентность- основное свойство арифметической структуры сумматора и правильна независимо от количества разрядов и метода передачи переноса. Это применимо как для одиночного полного сумматора, так и для сложного арифметического логического устройства (АЛУ). Сигналы переноса в параллельных двоичных сумматорах. В быстродействующих вычислительных системах осуществляется параллельное сложение и вычитание слов, состоящих из 8- 64 разрядов. Однако результат сложения или вычитания на какой-либо позиции разряда зависит не только от разрядов двух операндов в данной позиции, но также от операндов младших значащих разрядов. Точнее выражаясь, результат зависит от переноса положений младших значащих разрядов. Сквозной перенос. В простейшей схеме каждая позиция принимает на вход перенос от младшего значащего разряда и потенциал переноса передается на более старший разряд. Таким образом, при наихудших условиях для сложения двух м-разряд-ных чисел получаемая задержка равна (м-1) задержкам переноса плюс время суммирования. Данный способ применяется для простых сумматоров, таких, как микросхема 9304, и 4-раз рядного сумматора со сквозным переносом типа 7483. Здесь используется минимум аппаратуры, но получается плохое быстродействие. Ускоренный перенос). Сложение и вычитание можно выполнять значительно быстрее при использовании дополнительной логической схемы для позиции каждого разряда, чтобы упредить перенос в данной позиции, вместо ожидания сквозного переноса, передаваемого через все более младшие разряды. Сумматор, построенный с упреждением переноса, называется «Сумматором с ускоренным переносом». Метод ускоренного переноса описан нилсе. Перенос в позиции О равен Со- Перенос в позиции 1 равен С, = Д • Во + (Л -f В. Перенос в позиции 2 равен С2 -Ах- Bi +Ci{Ai + Bi). Если две вспомогательные функции <Sh 1/ определяются вы ражениями &.AiBi, ViAi + Bi, то уравнения переноса будут иметь вид: Cl = &о + 00» C2 = &, + Fi(&o + FoCo), Сз = &2 + V2 {&! + Ki&o + V1F0C0). или в общем виде Сш + Vidiii + ViVi i&i 2 + ViVi.iVi2&i-z + ... . Упреждаемый перенос в любой позиции, таким образом, можно сформировать за время задержки срабатывания двух ЛЭ (считая задержку сочетания И/ИЛИ/Инверсия как задержку одного ЛЭ), а именно; одна задержка нужна для получения всех функций & и V, а вторая - для формирования упреждаемого переноса. Выходы суммы/разности образуются за время дополнительной задержки, доводя общую задержку до задержки трех ЛЭ независимо от длины слова. Вспомогательные функции & и V можно интерпретировать следующим образом: j & = формирование переноса - АВ вырабатывает перенос независимо от любого приходящего переноса; j V = распространение переноса - А + В передают приходящий перенос. -- \ ) Данный материал в сокращенном виде взят из справочника «TTL Ар. plications Handbook* фирмы Fairchild. Данная «лобовая» схема ускоренного переноса по замыслу проста, но ввиду необходимости иметь много межсоединений и большой загрузки функций & и F не практична при длине слова, превышающего 5 или 6 разрядов. ,Тот же принцип, однако, можно использовать для слов большей длины путем деления слова на практические блоки длиной в 4 разряда. При этом ускоренный перенос используется для каждого блока и вырабатываются новые вспомогательные функции G (формирование переноса) и Р (распространение переноса), которые относятся ко всему блоку. G, как очевидно, является переносом со старшей значащей позиции блока, Р - распространение переноса через блок, т. е. Р истинно, если перенос на входе должен передаваться на выход блока. Для блоков размером в 4 разряда (для СИС 9340 и 9341/74181): G = &з + П&2 + F3F2&1 + VbVVxK PVbVVxV. На любую из этих функций не влияет приходящий перенос, поэтому они должны быть устойчивы в пределах задержек двух ЛЭ и могут быть использованы для передачи информации переноса на более значащие блоки. Перенос, подаваемый в м-блок, равен Этот перенос сигнала используется во внутренней структуре ускоренного переноса: Со == C, = &o+FoC„, Сз = &2 + VSi, -f K2F,&o -f VV.VC,,. В ТТЛ СИС арифметических логических устройствах ускоренного переноса типа 9340 и 9341/74181 использован этот двухуровневый ускоренный перенос. Однако ввиду различия способа межсоединений эти СИС отличаются по разделению схемы на части. Схема 9340 включает перенос в логическую часть суммирующего устройства, но лимитирует его по входам от трех младших значащих блоков. Это позволяет выполнить полный ускоренный перенос через 16 разрядов, применив четыре СИС типа 9340. СИС типа 9341 обладает большей гибкостью по логическим функциям, для чего требуются три дополнительных входа управления режимами. Поэтому данный тип СИС не может вместить в себя перенос влогике - он содержится в отдельном устройстве, а именно в СИС 9342/74182, Необходима только 0 1 2 3 4 5 6 7 8 9 10 11 12 [ 13 ] 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 |