|
| |
 |
Электронные компоненты Мануалы одна схема 9342 для обеспечения полного ускоренного переноса через 16 разрядов. Представление чисел. Все имеющиеся ТТЛ-СИС-сумматоры и АЛУ работают с двоичными числами. Работа в других системах счисления, таких, как в двоично-десятичном коде, в коде с избытком 3 и т. д., обеспечивается дополнительной логикой и/или дополнительными циклами работы двоичного сумматора. Положительные двоичные числа можно представить только одним способом, а отрицательные двоичные числа можно представить следующими тремя способами: L- Знак-старщий значащий разряд указывает знак (0==по- ложительный, 1 = отрицательный). Остальные разряды отражают величину, представляющую положительное число: Знак МЗР 0 110 1 =-f 13 1 110 1 =-13 Это представление чисел удобно для умножения и деления, а также желательно для выражения выходных и входных данных, но при операциях сложения и вычитания это неудобно и поэтому используется редко. » Дополнение до единицы (обратный код) - отрицательные числа получаются путем инверсии всех разрядов их положительных эквивалентов. Старший значащий разряд указывает знак (О = положительный, 1 = отрицательный). Таким образом, число - А представляется в виде 2" - А-1. Дополнение до единицы формируется очень просто, однако обладает некоторыми недостатками, среди которых отметим двойное представление нуля («все единицы» или «все нули»), » Дополнение до двух (дополнительный код) - это наиболее общее представление. Его труднее сформировать, чем дополнение до единицы, но использованием данного кода удается упростить операции сложения и вычитания. Дополнение до двух образуется путем инверсии каждого разряда положительного числа и последующего добавления единицы к само-, му младшему разряду (МЗР): Знак МЗР 0 110 1 =-hl3 10 0 1 1 =-13 Таким образом, п-разрядное слово может представлять число в диапазоне от +(2""-1) до -(2"-). 4-разрядное слово может выразить цифры от 0111 - --7 до 1000 = -8. Сложение и вычитание двоичных чисел. Сложение положительных чисел происходит непосредственно, но перенос в разряд знака нужно предотвратить и рассматривать это как перепол- нение. Когда складываются два отрицательных числа или отрицательное число с положительным, то работа сумматора зависит от способа представления отрицательного числа. При представлении последних в дополнительном коде сложение осуществляется просто, но необходим дополнительный знаковый разряд. Любой перенос за пределы положения знакового разряда просто игнорируется. + 14 01110 + 7 00111 -4 11100 - 7 11001 -14 10010 -3 11101 + 7 00111 - 7 11001 -7 11001 Если используется дополнение до единицы, то проще операции, но перенос из знакового разряда должен использоваться как входной перенос к младшему значащему разряду (МЗР). Это обычно называется «циклическим переносом». + 14 01110 + 7 00111 -4 11011 - 7 11000 -14 10001 -3 11100 00110 + 1 - 7 11000 10111 + 1 + 7 00111 -7 11000 При вычитании с использованием дополнительного кода (как дополнение до двух) арифметическое действие выполняется путем инвертирования, т. е. обратное кодирование (дополнение до единицы) вычитаемого и суммирование, и переноса единицы в младший значащий разряд: + 14 -(+ 7) 01110 -00111 01110 + 11000 + 1 + 7 00111 -(+14) -01110 00111 +10001 + 1 - 6 -(+8) 11010 -01000 11010 + 10111 + 1 +7 00111 -7 11001 -14 10010 При использовании обратного кода (как дополнение до единицы) вычитание производится путем инвертирования, т. е. обратное кодирование вычитаемого и суммирование, используя циклический перенос. + 14 01110 -(+7) -00111 01110 + 11000 00110 + 1 00111 -(+14) -01110 00111 +10001 11000 - 6 11001 -(+8) 01000 11001 + 10111 10000 + 1 00111 10001 Интересно отметить, что перенос от знакового разряда возникает, когда результат не изменяет знак; в противном случае переноса нет - подразумевается заем единицы. Последовательное двоичное сложение. Наиболее универсальная микросхема полного сумматора 9304 представляет собой два полностью независимых полных сумматора. Один из этих сумматоров имеет дополнительный набор входов противоположной полярности. Микросхема 9304 используется для последовательного сложения и для сложения более чем двух переменных. 1 I I 5 а t/2 9304„ Первая пслобина т№го сцта-тора S Д Ся В=А плюс В t/г в. Z)74t09 СРСдвоеиеый JH-триггер сл Рис. 8.31. Последовательный двоичный сумматор. Половина сдвоенного полного сумматора 9304 и половина микросхемы сдвоенного триггера выполняют последовательное сложение двоичных чисел, как показано на рис. 8.31. Для активных Высоких операндов триггер переноса должен переключиться в другое состояние, когда поступает младший значащий разряд. При активных Низких операндах триггер должен сбрасываться, когда поступает младший значащий разряд. Последовательное двоичное сложение/вычитание. Наиболее очевидной конструкцией последовательного сумматора/вычи-тателя является инвертирование входа В с использованием другой половины микросхемы 9304 в качестве условного инвертора, как показано на рис. 8.32. Данная конструкция требует либо вторичного прохождения для циклического переноса, либо чтобы триггер переноса при сложении взводился, а при вычитании сбрасывался (при активных Высоких операндах и обратно при активных Низких операндах), 0 1 2 3 4 5 6 7 8 9 10 11 12 13 [ 14 ] 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 |