+7(495)926-7456
+7(495)926-7456
Электронные компоненты  Мануалы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 [ 20 ] 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135

Логические схемы СИС СЗ

Формирование четности. Наиболее простой и самый общий способ борьбы с ошибками состоит в добавлении одного лишнего разряда, называемого разрядом четности. Он выбирается таким образом, чтобы общее число единиц в слове (считая разряд четности) было нечетным (в нечетной системе) или четным (в четной системе). Нечетная система обычно предпочтительнее, так как она обеспечивает по крайней мере одну «1» в любом слове. На приемном конце проверяется четность слова. Если любой единственный разряд в слове был изменен, то детектор указывает на нечетность. Однако если возникает четное число ошибок, то данный простой метод не может обнаружить это. Такой метод позволяет обнаружить только одну-единствен-ную ошибку.

В последовательном формирователе контроля четности, представленном на рис. 8.43, триггер опрокидывается при каждой «1», в.ходящей в слово, и состояние этого триггера вносится как разряд слежения четности. В приемной части устрой-, ство проверки четности имеет эквивалентный триггер. Его состояние опрашивается после приема данных. Обе схемы легко приспособить для нечетной или четной систем контроля чет- . ности.

Для параллельных систем необходимо вырабатывать сумму по модулю 2 одновременно многих входов. Это требует матрицу каскадированных логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ. Микросхемы 74180, 74280, 9348 и 8262 разработаны специально для данной функции. Это 8-12-входовые схемы контроля четности или генераторы, используемые в устройствах обнаружения и исправления ошибок в параллельных данных.

Исправление ошибок кодом Хемминга. С помощью разряда четности можно обнаружить только одиночные ошибки. Он не способен обнаружить много ошибок и не может исправить любую из этих ошибок. Единственный избыточный разряд не может нести достаточную информацию для выполнения этой функции. Однако можно добавить больше избыточной информации к данным таким образом, чтобы не только обнаружить ошибки, но и исправить их.

Слово данных, содержащее исправляющее ошибку поле избыточной информации, называется кодом Хемминга. Он использует несколько разрядов четности, формируемых и распределяемых таким образом, чтобы уникальный набор ошибок четности образовался из ошибок в любом данном положении разрядов. Например, три избыточных разряда могут иметь восемь разных состояний. Так как одно из этих состояний должно указывать на то, что «ошибок нет», другие семь состояний



Глава 8

И I 1 I I I I I I

s-разрядный homap. a> в a<b ab

Разре-

A{) Af a2

JJlL

III I I I I III

4, 4j

S-разрядныи коипар. a>b a>b a=b

4 4 I i i

3 4 0f23

-разрядный катар. A>B A<B AB

-I-Г-Г"

/i>B A<B A=B

M I I I i I M I

f spaspHdf/biu wmap. a>b a<b a=b

Рхгзрешение

ЛА,АгА*ГвВгВгВ.э

111 1 IT 111

AAfAgA 4 BcBfB 4 332

В S-разрядный номпар. A>B A<8 AB

-Л \-j-

A>B A<B A=B S.

Рис. 8.42. Набор параллельных компараторов: 10-13 разрядов (а); 6-9 раз-Г рядов (б); 14-17 разрядов (е); 22-25 разрядов (г).

могут быть использованы для локализации ошибки в любом одном из семи передаваемых разрядов. Эти три передаваемых разряда являются сами избыточными разрядами, оставляя чеч тыре разряда данных, в которых можно указать и также исправить ошибку. Кодирование этих разрядов контроля выполнено так, что диаграмма ошибок представляет двоичный адрес разряда с ошибкой. В общем, код Хемминга содержит {2" - 1)J



44 III I I I I I I I

Е 3324

S-рпзрядный ком пар, ±

А>В. А<В /Ijg

/7 А„В

I m 11 11 м

AoAfAAABoB,BsBsB-

гАЕ 3324

-разрядный ноптр. А>В А<В А=В

Разреи

11 м 111 m

-разрлдшй компар. л>в АсВ АВ

П И М М I I

S324

J; З-разрядтш котар, А>В А<В А=В

-роэрядтш компар. А>В А<В А=В

~1-I-Г"

Л</9 /=/?

m 111 и 11

Е S324

разрядм/и ттар,

А>В А<В А-В

11 м 11 m I

Ад AfAAjABBfBBjB X] S-pa3pHdmiu №тар.

А>В А<В А=В {

Разрешение

I I 1 I I I I I I I

X] -разриВнии нстар, А>в А<в =в

I I I I I I I I I I

Ао AfAAABoBfBBjB

f-разряВтш номпар. А>В А<В А=В

4, AiBoBfBBjB

9324

S-разрядныйноппар. А>В А<В Ав

~П I !-

А>е- А<В А=В г

Рис. 8.42.



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 [ 20 ] 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135