|
| |
 |
Электронные компоненты Мануалы ±1 -СЕР СЕТ ТС Г CP Тато- сигнал Логические схемы СИС Программа с дополнением до ВвВнтпи А I I 1 1 Р£ PoPiPie СЕР СЕТ тс ТТТТТ 1 U L PEPoPfPz Рз СЕР -\С£Т ТС ггттт 1± РЕРоРРз ЦСЕР АСЕГ ТС\- MRR,u,aa, TTTT РЕРоР, РгРз СЕР СЕТ ТС TTTT Вшсанищ. CP СН а-» f/2 748103 Программа с дополнением до деблти P£%P,PPs cti тс тактовый сигнал 1111 PPo P, гРэ CEP CET CP AI 111 РЕРоРггз CEP TC\-kET TC\- <of-3 РЕРоР,РгРз CET TC MRQaQQ ? II II i L U l P£ PofiPzPs - CET TC •Y I I I I вьтокщА > f/2 743103 Рис. 8.65. Многокаскадные программируемые счетчики: десятичные (на основе 74160, 74162) (а); двоичные (на основе 74161, 74163 (б). активируя вход РЕ. Следующий тактовый импульс загружает счетчик программной величиной. Гарантированная частота счета может достигать 25 МГц, она ограничивается только суммой времени задержки распространения триггера tpu и времени установления входных сигналов на РН. В программируемых счетчиках, показанных на рис. 8.64 й 8.65, может быть уменьшение максимальной скорости счета при условии, что они запрограммированы некоторыми неудобными числами, которые не обеспечивают достаточного вре- • мени для прохождения по цепочке сигнала (сквозного переноса). Например, допустим, что двоично-десятичный счётчик запрограммирован по модулю 90. Последовательность счета бу-. дет осуществляться следующим образом- Старшая .-, Hadujaif значащая Y„„„/ значащая цшрра 99996 цишра 99997 99998 антиВизирует Р£ 99909 Загружается Затмение до деЗяти от St? 99910 V tttJ- Сквозной выход ТС от старшей значащей цифры должен пропадать в течение одного периода тактового сигнала (когда введено значение 99909). Если период тактовых импульсов меньше, чем эта сквозная задержка, то следующий тактовый импульс производит перезагрузку и счетчик делит на неправильное число. Эта проблема преодолевается введением второго триггера, как показано на рис. 8.66. Сдвоенный триггер обеспечивает дополнительное время, необходимое для изменения напряжения выходов ТС до Низкого уровня, так как он активирует РЕ-сигнал для двух тактовых импульсов вместо одного. Два триггера образуют счетчик по модулю 3 и нормально включаются. Выход ТС-3 дешифруется и активирует вход сброса {К) первого триггера. Следующий тактовый импульс вызывает приращение счета до ТС-2 и сбрасывает первый триггер. Это активирует входы РЕ и вход сброса (/С) второго триггера. Следующий тактовый импульс загружает программное значение в счетчик и сбрасывает второй триггер. Последующий тактовый импульс снова загружает счетчик, и он устанавливает оба триггера. Следующий тактовый импульс дает приращение счетчику. Счетчики с выходом 50 % рабочего цикла. Четыре схемы, которые делят на 6, 10, 12 и 14, показаны на рис. 8.67. Выход Qs позволяет получить выход 50 % рабочего цикла. Не требуется дополнительных логических элементов, за исключением схемы деления на 14. Кроме того, все последовательности счета начинаются с 0000 и кончаются 1111, что означает еще правильную работу входа Главный Сброс (MR) и выхода Предельный Счет (ТС). Синхронная параллельная загрузка микросхемы 74161 принуждает счетчик пропускать некоторые состояния, которые в других условиях он считал бы правильно. В каждой схеме один из выходов Qi или Q2 подсоединен к активному Низкому входу «Параллельное Разрешение» (РЕ). Когда этот выход- Лрограта с дополнением до девяти. PEPoPfPPj СЕР СЕТ ТС Тантовый сигнал РЕРРРРз СЕР СЕТ CP ТС\-СЕТ РРоРРгРз -СЕР- ТС\- P£PoP,PzP3 СЕР СЕТ ТС тгтг\ □ Э1> ск а -fET rCh ГППГ" -ojA- е Программа с дополнением до девяти МЗР\ р р р р -CEP - СЕТ ТС ,4f/g i-CEP -CET CP PPo Р,РгРз -CEP CET CP PE-.oPfPPs -CEP- rc\-C£r TC 4ll I -\СЕГ ГС мнааа Q. YTTl Тантобь/й сигнал Лк G.P- J a ол- дь- 748109 Рис. 8.66. Быстродействующие программируемые многокаскадные счетчики без ограничений программы: десятичный (на основе 74160, 74162) (о); двоичный (на основе 74161, 74163) (б). на Низком уровне, счетчик нагружает, вместо того чтобы считать следующий тактовый импульс. Реверсивные счетчики 74192/74193. Микросхема 74192 представляет собой десятичный реверсивный счетчик (прямого/обратного счета), а микросхема 74193 - реверсивный 4-разрядный двоичный счетчик. Оба прибора являются синхронными реверсивными счетчиками с двойными тактовыми импульсами-с асинхронной параллельной нагрузкой, асинхронным Запрещающим Главным Сбросом и внутренней логикой Предельного Счета. Это позволяет легко осуществлять каскадное соединение 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 [ 30 ] 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 |