|
| |
 |
Электронные компоненты Мануалы дирования, приоритетного управления, десятичного или двоичного кодирования, преобразования кодов, аналого-цифрового или цифро-аналогового преобразования. Приоритетный шифратор может усовершенствовать вычислительные системы, обеспечивая быстродействующую аппаратурную реализацию приоритетного прерывания. Микросхема 74148 обеспечивает представление положения входа наивысшего порядка 3-разрядным выходом в двоичном коде вместе с другим выходом, указывающим наличие любого входного сигнала. Возможности СИС данного типа легко расширяются разрешениями по входам и выходам для обеспечения приоритетного кодирования по многим разрядам. Микросхема 74148 допускает восемь активных Низких входов и вырабатывает 3-разрядный взвешенный двоичный код, представляющий разряд активного входа наивысшего порядка. Таким образом, при одновременной активации двух или большего количества входов шифруется вход, обладающий наивысшим приоритетом, а остальные входы игнорируются. К тому же все входы связаны функцией ИЛИ для обеспечения группового сигнала, указывающего на наличие любого сигнала Низкого уровня. Данный групповой сигнал Низкий всегда, если любой вход Низкий и шифратор находится в режиме «Разрешение». Микросхема 74148 имеет девять входов, но в-ней нет входов «Нуль» и «Разрешение» и выходов «Разрешение» и «Групповая выборка», требуемых для большинства применений. Линейный приоритетный шифратор. Схема линейного шифратора, показанного на рис. 8.18, допускает восемь активных Низких входов и вырабатывает единственный активный Низкий выход, соответствующий входу наивысшего порядка. Схема состоит из микросхемы 74148 для установления адреса входа наивысшего порядка и микросхемы 7442А для дешифрации этого адреса с активацией соответствующего выхода. Данный метод позволяет значительно уменьшить количество корпусов по сравнению со схемами линейного приоритета на дискретных элементах и обеспечивает простое расширение добавлением шифраторов и дешифраторов. Для 16-входового шифратора требуются только две микросхемы 74148, дешифратор 1 из 16 (74154) и один корпус логического вентиля. Цифро-аналоговое преобразование с применением умножителей частоты. Цифро-аналоговое преобразование, которое обычно осуществляется с помощью ИС, разработанных специально для этой цели, можно также выполнить с помощью умножителей частоты. Следующие два примера иллюстрируют этот способ с применением приоритетного шифратора 74148. -5 -5 я- / - 4 4 - 1U т шид}ратор ГО Ар Af €S Разрешение f/fO 74«2А JS,e-aiuppa тор % 3 Я е % % тз-о-с- <5-СУ Рис. 8.18. Линейный приоритетный шифратор. Пример 8.4. Цифро-аналоговое преобразование с двоичным умножителем частоты. Микросхему 74148 можно использовать для цифро-аналоговых преобразований. При данном способе преобразования формируется умножитель частоты и выход интегрируется. Метод очень экономичен для многократных цифро-аналоговых преобразований, поскольку каждый дополнительный канал преобразования требует только один мультиплексор и один интегратор. Решение. В преобразователях на рис. 8.19 производится выборка (умножение частоты) 8 разрядов двоичных чисел, и в течение 256 периодов тактовых импульсов они преобразуются в широтно-импульсный модулированный сигнал, который подается на интегратор, вырабатывающий аналоговый выход. Каждый 8-разрядиый дискретный вход независимо выбирается 8-канальным мультиплексором. Микросхема 74148 подает кодовую последовательность иа «аждый мультиплексор так, что старший значащий двоичный вход выбирается за 50 % счетного цикла, следующий старший значащий вход выбирается за 25 % цикла и так далее. Такая выборка сохраняет взвешивание, присущее двоичному коду. Преобразователь на рис. 8.19 формирует хорошо чередуемый сигнал широтно-импульсной модуляции с узкой полосой частот, что удобно для интегрирования. Выход может отслеживать изменения цифровых входных данных быстрее, чем при другом, указанном на схеме, способе. Выходной сигнал модифицированного преобразователя недостаточно хорошо чередуется н вырабатывает сигнал широтно-импульсной модуляции с широкой полосой частот. Поэтоаду необходима большая постоянная времени интегрирования, однако данный выход обеспечиваех Рис. 8.19. Цифро-аналоговое преобразование с,двоичным.умножителем частоты. шла. оямои „ тс .Заичныи CP cvemvu-K СЕГ{ Такта-€б/е Mil 1 Р£ Ро Pf Ps, Ps СЕР 74f6f CP счетчин NR a, 0.3 „ . , 74748 №-входоВш приоритет-м/й шисрратор £0 4, 8f 4 OS P.EPg -CEP 74i:ef - car Прямой jTc PC вВоичныи TACf счетчик MRBg.0, a,-Oj TanTO-Вые Шпульск - CEP 74f6f CET /Трямои тс /7p авоичкый r-tb счетчик mao a, a. 8-входо8ый Kpuopumem-Ktfu и/офратор £0 4. fl.A -a- тууут ieoffpasooamejrb -Ч/- к мумгриплексорам S-разрявкое дВоичкое слово I I I I I I I I £ LL o„ . 74.f5f „ 4- 8-каналбкь/и муттиплексор Z z ~-г- 8-разр/гдкбе тоичное 77/тб/а;од ti дополнит. 747S 7 es43f I I 1 I I I I I So 74fSt s, в-ианалмьги ггрльптиплексор z z Аналоговый Выход "Штегратор ТТ/Ш-вб/аод /1нало8овд/й 0б/а:од •Инр!еератор максимум восемь изменений логического уровня за один цикл преобразования (т. е. 256 изменений) и имеет много меньшую чувствительность к задержкам переключения, длительностям фронтов нарастания и спада и т. п. 0 1 2 3 4 5 6 7 [ 8 ] 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 |