Электронные компоненты  Мануалы 

0 1 2 3 4 5 6 7 8 9 10 [ 11 ] 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105

Правило построения преобразователя двоично-десятичного кода в двоичный поясним на примере преобразователя трехразрядного двоично-десятичного числа в двоичный код (рис. 1.26). Так как самый младший разряд двоично-десятичного кода совпадает с младшим разрядом двоичного кода, то этот разряд не преобразуется, т. е. подается со входа на выход. Следующие по старшинству разряды подаются со сдвигом на входы двух преобразователей кодов (производится сдвиг на один разряд). Другой сдвиг на один разряд осуществляется с по-

8S3-двоично-десятичный код

Двоичный

(2CUS

X/Y I 2 4 8

I Х/У

2 « 5

1 X/Y

2 Л,}

	»
	>;

x/Ar

	1<

/У-е

Рис. 1.26. Схема преобразователя трехразрядного двоичнр-десятичного

кода в двоичный код

мощью следующих двух преобразователей кодов и т. д. Правила составления преобразователя двоично-десятичного кода в двоичный можно сформулировать следующим образом: 1) веса разрядов входных сигналов всех преобразователей кодов должны находиться в соотношении 1:2:4:5; 2), так как каждый преобразователь кодов преобразует только один двоично-десятичный разряд в двоичный разряд (вес 5 изменяется на вес 8), то преобразователь двоично-десятичного кода в двоичный должен иметь пирамидальную структуру; 3) пирамида строится из преобразователей кода до тех пор, пока не будут получены выходные сигналы со всеми весами Р, где р 0, 1,2, при условии, что полученное двоичное число не меньше исходного двоично-десятичного числа.

Таблица 1.5

•«3

«2

					ib 8

Рис. 1.27. Схема элементарного преобразователя двоично-десятичного кода в двоичный код, выполненная на четырехразрядном сумматоре

На рис. 1.26 цифрами О и 1, указанными на входах и выходах пре-бразователей кодов, показаны преобразования десятичного числа 853, представленного в двоично-десятичном коде, в двоичный код.

Сделаем синтез преобразователя кодов, задаваемого соотношением (1.16), которому соответствует таблица истинности (табл. 1.5). Составив диаграммы Вейча для функций ..,у, получим: у = хф) ф Xi, = ф XiXi, уг = 3X4 V ххх V ххх, у = 3X4 V ХуХх.

Из соотношения (1.16) можно сделать вывод, что более экономичную схему преобразователя кода можно получить на основе сумматора. Действительно, если значение х = \, то от числа X - {Xi, Xs, Х2, Xi) следует отнять число 3, что эквивалентно сложению числа X = = (О, Хз, Хг, Xi) с дополнением числа 3 до 2, т. е. сложению с числом 5. Схема данного преобразователя кода, выполненная на сумматоре, показана на рис. 1.27.

Преимуществом комбинационных преобразователей двоично-десятичного кода в двоичный является малое время преобразования, которое определяется только суммарной задержкой в максимальном числе последовательно включенных преобразователей кодов. В преобразователях же двоично-десятичного кот в двоичный, выполненный на регистрах сдвига, время преобразования равно 4- тТн, где т - число тетрад, - период тактовых сигналов. Минимальное значение Тн определяется быстродействием элементов памяти (ЭП), на которых выполнен сдригаю-щий регистр. Быстродействие ЭП такого же порядка, как быстродействие преобразователя кодов. Недостатком данного преобразователя является относительная сложность схемы.

Более экономичную схему преобразователя двоично-десятичного кода в двоичный можно получить на основе преобразователей кодов, имеющих по пять входных и выходных сигналов, которые выполняют преобразование не одного, а двух двоично-десятичных разрядов в двоичные. Условное графическое обозначение таких преобразователей кодов показано на рис. 1.28, а (сигналы с весами 5 и 10 преобразуются в сигналы с весами 8 и 16). Такие преобразователи выпускаются, например, в виде микросхем в серии 155 - микросхема 155ПР6 (рис. 1.28, б). Данная микросхема выполнена в виде постоянного запоминающего устройства (ПЗУ) 32x8 бит, выполняющего функцию

X, если О < X < 4, X -3, если 8<Х< 12, X -6, то же 16<Х< 20, X - 9, « » 24 < X < 28,

где X = (х5, Xi, Хз, Х2, Xi), Y = (г/5, yt. Уз, У2, У). Значения X = 5, 6, 7; 13, 14, 15; 21, 22, 23; 29, 30, 31 не могут появляться на входах пре-

образователя кода. Значения входных сигналов Хр {р = I, 5) задают адрес ПЗУ, по которому происходит считывание выходных сигналов Ур. Правила составления схемы преобразователя двоично-десятичного кода в двоичный с использованием данных преобразователей идентичны описанным ранее. На рис. 1.29 показана схема преобразователя четырехразрядного десятичного числа, представленного в двоично-десятичном коде, в двоичный код, составленная на основании этих правил. На схеме цифрами О и 1 пояснено преобразование десятичного числа 9999 в двоичное число.

•Г1-I

<20-

° Ь-

7 "

-У1 -Уг -Уз

Рис. 1.28. Условное обозначение элементарного преобразователя «двоично-десятичного кода в двоичный код:

а - с пятью входами и пятью выходами, б -микросхема 155ПР6, выполняющая функции данного преобразователя

9999-двоично-десятичный код I /

Дбоичный код ~ 9999 1

2"

					1

	>;

	>»

2 L2B

	Si

Рис. 1.29. Схема преобразователя четырехразрядного двоично-десятичного кода в двоичный код, выполненная на микросхемах 155ПР6

0 1 2 3 4 5 6 7 8 9 10 [ 11 ] 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105