|
| |
 |
Электронные компоненты Мануалы Микросхема 155ПР6 имеет стробирующий вход V: при V = О производится считывание информации, записанной в ПЗУ, а при V = = 1 все выходные сигналы принимают значение, равное 1. Кроме того, данная микросхема имеет еще два применения при использовании выходов A(zi), Bizz) и С(2з): 1) при Хц = О производится преобразование двоично-десятичного числа X = (х, Хз, Xz, Xi) в дополнение Wi до числа 9 по правилу: IFj = 9 - Х = (Zg, z, х zj; 2) при Хв = 1 - преобразование двоично-десятичного числа X = {х,Хз,Х2, Xi) в дополнение Wz до числа 10 по правилу: 12 = (Zs, Zz, Zi, Xi) = 10 - X, если 1 < X 9, О, если X = 0. § 1ЛЗ. ПРЕОБРАЗОВАТЕЛИ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД Если представить себе передачу информации на схемах, изображенных на рис. 1.26 и 1.29, в обратном направлении, то получим преобразователи двоичного кода в двоично-десятичный код. Из этого следует, что в качестве элементарных преобразователей кодов можно использовать преобразователи, показанные на рис. 1.25 и 1.28, а, произведя взаимную замену соответствующих весов, указанных на дополнительных полях (рис. 1.30, а, б). Рассмотрим преобразователь, имеющий четыре входа и четыре выхода (рис. 1.30, а). Он должен выполнять функцию, обратную функции (1.16), т. е. при X > 5 надо производить сложение числа X = = {х, Хз, Xz, Xi) с числом 3. Таким образом, данный преобразователь выполняет функцию X, если О < X < 4, X -f 3, если 5 < X < 9. (1.17) Числа 10..... 15 не могут появляться на входе данного преобразователя. В качестве примера на рис. 1.31 приведена схема преобразователя девятиразрядного двоичного числа в трехразрядное десятичное число, представленное в двоично-десятичном коде.
Рис. 1.30. Условные обозначения элементарных преобразователей двоичного кода в двоично-десятичный код: а -с четырьмя входами и четырьмя выходами, б - четырьмя входами и пятью выходами, в - пятью входами и шестью выходами, выполиеиного в виде микросхемы 15БПР7 11равила составления преобразователи двоичного кода в двоично-десятичный код: 1) веса разрядов входных сигналов всех преобразователей кодов должны находиться в отношении 1:2:4:8; 2) так как каждый преобразователь кодов преобразует только один двоичный разряд в двоично-десятичный разряд (вес 8 изменяется на вес 5), то преобразователь двоичного кода в двоично-десятичный код имеет пирамидальную структуру; 3) построение пирамиды продолжается до тех пор, 511-двоичный код 1 Двоично- десйтичный код - 511 2-1-2--1. 25 L
Х/У 1 yi-w 5-10 Рис. 1.31. Схема преобразователя восьмиразрядного двоичного кода в двоично-десятичный код, выполненная на элементарных преобразователях с четырьмя входами и четырьмя выходами пока не будут получены веса 10-2, где / = О, 1, 2, ... (за исключением старшего десятичного разряда); 4) на преобразователи нельзя подавать двоичные числа, превышающие сумму весов выходных сигналов 5 + 4 + 2 4- 1 = 12. Последнее правило относится к преобразователям, составляющим нижний ряд схемы преобразователя двоичного кода в двоично-десятичный код (см. рис. 1.31). По этим правилам можно составить схему преобразователя для любого п-разрядного двоичного числа. Сделаем синтез преобразователя, описываемого соотношением (1.17), условное графическое обозначение которого представлено на рис. 1.30,с Для этого по функции (1.17) составим таблицу истинности (табл. 1.6). Таблица 1.6.
Составив диаграммы Вейча (рис. 1.32), можно получить: у, = Xi Х4 V -1 Х4 V -1 Xi Хз = X, Ф у; у = хХа V -1 -4 V х. Хз, Уз = х,Х4 V х Х3; г/4 = Х4 V л:,Хз V лГгХз. Поскольку в интегральном исполнении выпускаются микросхемы средней степени интеграции (двоичные сумматоры и мультиплексоры). Рис. 1.32. Синтез элементарного преобразователя двоичного кода в двоично-десятичный код с четырьмя входами и четырьмя выходами В! AI -{РВ
Рис. 1.33. Схема элементарного преобразователя двоичного кода в двоично-десятичный код с четырьмя входами и четырьмя выходами, выполненная на четырехразрядных сумматорах выполняющие более сложные переключательные функции, чем логические элементы И-НЕ (ИЛИ-НЕ), то следует рассмотреть синтез преобразователя (1.17) на двоичных сумматорах и мультиплексорах Так как при 5 < X < 9 функция F = X 4- 3, то необходимость операции суммирования с числом 3 можно установить с помощью сумматора, вычисляющего сумму X + \ \, поскольку при X > 5 возникает перенос Р= 1, а при X < 5 - перенос = 0. Тогда, использовав второй двоичный сумматор (рис. 1.33), легко реализовать функцию (1.17). Действительно, при Р4 = О второй двоичный сумматор вычисляет сумму (X + ll)-f5=16-fX. Так как выходами схемы являются выходы второго сумматора Sj, .... S4, то число 16, которое появляется на выходе Р4, теряется. Если же Р4 = 1, то второй двоичный сумматор вычисляет сумму (X -f 11) -f 8 = X -f 19 = 16 -f + (X 4- 3). Итак, схема на рис. 1.33 действительно выполняет функцию (1.17). Сделаем синтез этого же преобразователя на сдвоенных четырех-канальных мультиплексорах (см. рис. 1.6,6). Для этого используем методику синтеза, изложенную в § 1.4. В этом параграфе указывалось. 0 1 2 3 4 5 6 7 8 9 10 11 [ 12 ] 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||