|
| |
 |
Электронные компоненты Мануалы Из этого следует, что информационный сигнал 7" не должен изменяться с 1 на О при значении тактового сигнала Я = 1. Если в (2.7) положить, что /j = S, Iz=R и RS = О, то получим функцию переходов синхронного i-S-триггера Q = S\IQR, RSO, (2.14) на основании которой производится синтез синхронных автоматов из триггеров этого типа. Из (2.7) следуют также функции переходов & к н-I - н-Хс Рис. 2.5. Синхронный триггер типа 1-К 155TBI Рис. 2.6. Синхронный триггер типа Г (с) и его условное графическое обозначение (б) D-триггера {Ii=D, /2=D) /2=D), У-/С-триггера iIi=J, /2=70 и Т-триггера CtD, (2.15) Q*=QJV<3. (2.16) Q- = Q®r, (2.17) используемые для синтеза цифровых автоматов из триггеров данных типов. Синтез синхронных триггеров типов D и J-K, описываемых функциями переходов (2.8), (2.10) и (2.11) из ЛЭ И-НЕ, асинхронных элементов задержки D и асинхронных 7?-5-триггеров приведен в [52, 53]. Там же изложены методы синтеза синхронных автоматов на триггерах типов D, R-S, J-K и Г на основании функций переходов (2.14)-(2.17). § 2.3. РЕГИСТРЫ ПАМЯТИ И ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА Регистры памяти и оперативные запоминающие устройства (ОЗУ) используются для записи, хранения и считывания вдфровой информации. Регистры памяти целесообразно использовать только для хранения небольшого объема информации (одного или двух байтов; байт - 8 бит). Для приема, хранения и считывания п бит информации регистр памяти должен состоять из п триггеров и п схем И. На рис. 2.7 показан четырехразрядный регистр памяти, выполненный на микросхемах 155ТМ7 и 155ЛИ1. Из рис. 2.7 и соотношения (2.1) следует, что аг = xtji V «гУ1- При г/i = 1 происходит параллельная запись значений сигналов х в регистр памяти, так как при данном значении У1 сигналы «г = Xj.. При 1/1 = 1/2 = О записанная информация хранится в регистре памяти и при 1/2 = 1 производится параллельное считыва- т- Р Рис. 2.7. Четырехразрядный регистр памяти 4- a3 14 О-в Рис. 2.8. Оперативное запоминающее устройство 564РУ2 ние информации (выходные сигналы = <т-Уг)- Д™ построения регистров памяти можно использовать и синхронные D-триггеры, например, микросхемы 155ТМ8. Для записи, хранения и считывания большого объема информации (256 бит и более) используются ОЗУ с адресной организацией записи и считывания, которая позволяет осуществить доступ к большому числу элементов памяти, выполненных в одном корпусе с ограниченным числом выводов. На рис. 2.8 показано ОЗУ на 256х 1 бит (микросхема 564РУ2), которое имеет восемь адресных входов и fij (г = = 1, 2, 3, 4), что обеспечивает доступ к 2 = 256 элементам памяти, т. е. ОЗУ позволяет производить запись, хранение и считывание 256 одноразрядных слов. При = 1 производится запись в ОЗУ по заданному адресу информации, поступающей на вход D, а при = = 0 - считывание информации по заданному адресу. ОЗУ имеет прямой Q и инверсный Q выходы. При = 1 устанавливается высокий выходной импеданс, что позволяет объединять выходы Q(Q) нескольких микросхем (до 16) с помощью «монтажное ИЛИ». При соединении таким способом k микросхем (/г = 2, 3, 16) получается ОЗУ на k- 256 бит. На одноименные адресные входы всех этих микросхем должны подаваться одни и те же управляющие сигналы, а по входам V. микросхемы должны управляться /г-разрядньм инверсным унитарным кодом. Для правильной работы ОЗУ при изменении адреса на вход Уг с некоторым опережением необходимо подавать сигнал, равный 1, длительностью порядка 100 не. Микросхема 155РУ2 представляет собой ОЗУ на 16x4 бит и имеет четыре адресных входа, четыре информационных входа и четыре выхода Qr (г = I, 2, 3, 4). Такое ОЗУ позволяет производить запись, хранение и считывание 16 четырехразрядных слов. 2.4. СДВИГАЮЩИЕ РЕГИСТРЫ На рис. 2.9 показан цифровой автомат, состоящий из m последовательно соединенных D-триггеров, функции возбуждения которых имеют вид D, = х. = г = 2,3. (2.18) Из соотношения (2.18) следует, что информация, хранящаяся в некотором такте в триггере Qr-u передается в следующем такте в Рис. 2.9. Сдвигающий регистр триггер Qr, т. е. производится сдвиг информации от триггера к триггеру. Такие автоматы называются сдвигающими регистрами и используются для сдвига т-разрядных чисел в одном направлении (значение входного сигнала х, соответствующее некоторому такту, появляется на выходе сдвигающего регистра через т тактов). Если Qm - старший разряд, то имеет место сдвиг в сторону старших разрядов, или влево. Если же Qm считать младшим разрядом, то будет иметь место сдвиг в сторону младших разрядов, или вправо. Кроме основного назначения (сдвиг чисел) сдвигаюшле регистры используются и для сдвига нечисловой информации (например, при построении из них счетчиков). На рис. 2.10 показан восьмиразрядный сдвигающий регистр, выполненный на микросхеме 564ИР2, представляющей собой сдвоенный четырехразрядный сдвигающий регистр. Асинхронные входы R предназначены для установки сдвигающего регистра в нулевое состояние. Данный сдвигающий регистр может быть использован для преобразования последовательного кода в параллельный (считывание в этом случт производится с восьми выходов регистра с помощью схем И после ввода в него восьмиразрядного кода). Сдвигающий регистр можно выполнить и из 7?-5-триггфов. Действительно, подставив в функцию переходов (2.14) значения S=D и R=D (R=S), получим функцию переходов Q+=D, т. е. функции возбуждения и Rr сдвигающего регистра, выполненного из P-S-триггеров, на, Основании (2.18) описываются выражениями: Si=x, S=Qy i, Ri= х 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 [ 16 ] 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |