|
| |
 |
Электронные компоненты Мануалы что необходимо получить счетчик по mod 4 при Xj = 1 и лгг = О, счетчик по mod 5 при = О и Хг = Ф и счетчик по mod 6 при Xj = =--Х2 = I- На рис. 2.53 показан граф переходов трехразрядного сдвигающего регистра (в узлах указаны десятичные числа, соответствующие двоичным, записанным в регистре, а ветви подписаны значениями входного сигнала регистра х). По графу переходов выбираем порядок изменения внутренних состояний при различных коэффициентах пересчета:  Рис. 2.53. Граф переходов трехразрядного сдвигающего регистра Рис. 2.54. Синтез счетчика с тремя коэффициентами пересчета на сдвигающем регистре 1)012-40 при М, =4; 2) 0- 1 3 6- 4- О при Мг = 5; 3) 0-- 1 3-> 7- 6-- 4-*- О при Мз = 6. На основании выбранных последовательностей составляем таблицу истинности (табл. 2.5) и диаграмму Вейча для функции Q\ (рис. 2.54), из которой следует, что Q == QiQaQs V XiQiQz V хХгОЛз- Из функции переходов /-/("-триггера (2.16) следует, что при Qi = = О получается функция возбуждения /i, а при Qi = 1 - функция возбуждения К±, поэтому из последнего выражения видно, что Ji = = Q2Q3, 1 = XiQz XjXaQs- «7"-В Рис. 2.55. Цифровой фазовращатель  Рис. 2.56. Временные диаграммы, поясняющие работу цифрового фазовращателя . м -J- ----------  Рис. 2.57. Граф переходов цифрового фазовращателя, выполненного на микросхеме 155ИЕ6 При использовании счетчиков с переменным коэффициентом пересчета в качестве цифровых фазовращателей необходимо выполнить привязку временного положения сигнала Xi к тактовому сигналу Н, причем длительность сигнала Xi = 1 следует сделать равной Тн М/, где Тн - период тактового сигнала, = 4 и 6. На рис. 2.55 показана схема цифрового фазовращателя со схемой временной привязки, выполненной на D-триггерах Q4 и Qg. Изменение коэффициента пересчета счетчика производится по команде dt/i =1, а сигнал Xi - Q5. Работу схемы поясняют временные диаграммы, представленные на рис. 2.56 (си гнал лгг = 1, что соответствует коэффициенту пересчетаТИз = 6 при Xi = 1). Выходной сигнал цифрового фазовращателя Qs подается далее на тактовый вход счетчика по mod М. При значении сигнала Xj = О период выходного сигнала счетчика по mod М будет равен То = MzMTh = 5МТн. Если за М циклов сигнал у изменится с О на 1 m раз, то в зависимости от значения сиг-, нала Xz = const период выходного сиг- нала счетчика по mod М Т = (5М± П1)Тн = Todz тТн, т. е. положение момента изменения с I на О выходного сигнала счетчика по mod М изменится на ±тТн. Чем выше частота тактового сигнала Н, тем выше инструментальная точность цифрового фазовращателя (обычно величина периода Т = 100 200 не). Если сигнал у изменяется с О на 1 с частотой /(Гц), то скорость перемещения фронтов выходного сигнала счетчика по mod М относительно сигнала с периодом То V =±.Тн! (мкс/с). Цифровой фазовращатель можно построить и на двоично-десятичном и двоичном реверсивных счетчиках, используемых в режиме программирования коэффициента пересчета. На рис. 2.57 показан граф переходов двоично-десятичного счетчика в режиме программирования коэффициентов пересчета УИ = 4, 5 и 6. Из графа переходов следует, что для получения данных коэффициентов пересчета с помощью сигнала W необходимо записывать в счетчик числа 4, 5 и 6. На основании этого составляют таблицу истинности (табл. 2.6) для функций а, Ь, с и d (см. рис. 2.52), из которой следует, что а = Хи b = XtX, с = 1 и d = 0. Таблица 2.6  Рис. 2.58. Схема цифрового фазовращателя микросхеме 155ИЕ6 На рис. 2.58 показана схема цифрового фазовращателя со схемой временной привязки, выполненная Б соответствии с полученными функциями. Временные диаграммы, поясняющие работу данного фазовращателя, представлены на рис. 2.59, а -для М2 = 5, рис. 2.59, б -для Мз = 6 и рис. 2.59, в -для Ml = 4. Следует иметь в виду, что быстродействие этого фазовращателя ниже быстродействия фазовращателя, выполненного в виде чисто синхронного автомата (из рис. 2.59 видно, что счетчик срабатывает как по отрицательному, так и по положительному перепадам тактового сигнала И.  Рис. 2.59. Временные диаграммы, поясняющие работу цифрового фазовращателя на микросхеме 155ИЕ6 § 2.9. ПОСЛЕДОВАТЕЛЬНЫЕ ДВОИЧНЫЕ СУММАТОРЫ И ЦИФРОВЫЕ ИНТЕГРАТОРЫ Рассмотрим последовательный двоичный сумматор, который должен производить сложение двух чисел, поступающих на его входы, начиная с младших разрядов. Числа вводятся в сумматор последовательно, разряд за разрядом, синхронно с тактовым сигналом. Сумматор Б каждом такте должен вычислять значение разряда суммы при поступлении на его входы соответствующих разрядов слагаемых с учетом переноса из предыдущего разряда. При этом в сумматоре долж- 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 [ 24 ] 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |