|
| |
 |
Электронные компоненты Мануалы Ra- Эмиттеры транзисторов Ti и Tz подключены к генератору стабильного тока (ГСТ), благодаря чему коллекторные токи этих транзисторов почти не зависят от синфазного входного сигнала. Диодно-резистивная цепь подачи смещения на ГСТ содержит резисторы R, R и транзистор Ti в диодном включении. В состав второго дифференциального усилителя входят транзисторы Т, Те, резисторы R, Rj, Rs, стабилитрон Д1 с опорньм напряжением 6,2 В. Стабилитрон Д1 осуществляет фиксациюпотенциалов баз транзисторов Т5, Т на уровне +6,9 В и этим ограничивает допустимое значение входного сигнала на уровне 7 В. С помощью эмиттерного повторителя на транзисторе T осуществляется управление вторым каскадом полным дифференциальным сигналом, выделенным в пергом каскаде между коллекторами транзисторов Ti и Tz- Выходной сигнал снимается с эмиттерного повторителя, выполненного на Т. Нижний уровень выходного сигнала, примерно равный нулю, устанавливается с помощью стабилитрона Дz. Высокий уровень выходного напряжения не превосходит +4 В. При превышении уровня +4 В открьшается транзистор Tg, который и замыкает дифференциальный выход второго каскада. Транзистор Тю образует буферный каскад, исключающий влияние изменений тока нагрузки на цепь смещения, так как база этого транзистора подключена к потенциалу земли. Схема рассчитана на работу от двух источников напряжения + 12 В± 10% и -6 В±10%. Основным назначением компаратора 521СА2 является сравнение напряжения сигнала с опорным напряжением, регулируемым в широком диапазоне. Выходные сигналы с компаратора могут подаваться непосредственно на входы ТТЛ-схем. На рис. 3.32, б, в приведены Передаточные характеристики компаратора для различных значений Таблица 3.1
входного дифференциального напряжения (2, 5, 10, 20 мВ) при опорном напряжении 100 мВ. Основные параметры компаратора 52ICA2 приведены в табл. 3.1. Интегральная микросхема 521СА1 (рис. 3.33) содержит два компаратора, каждый из которых по сюим параметрам близок к компаратору типа 521СА2. Выходные сигналы отдельных компараторов ИМС 521СА1 объединены на общем выходе в соответствии с логической операцией ИЛИ. Особенностью компаратора 521СА1 является возможность стробирования сигналов, снимаемых с выходов отдельных компараторов. Сигналы стробирования на вход компаратора можно подавать непосредственно с выходов низкоуровневых цифровых ИМС (ДТЛ, ТТЛ). Если на входы стробирования подан нулевой сигнал, выходной сигнал компаратора равен нулю. При подаче на стробирую-щие входы напряжения --4 В на общем выходе компаратора будет напряжение порядка +3,3 В, если хотя бы на одном из выходов отдельных компараторов напряжение соответствует высокому уровню. ИМС 521СА1 широко применяется благодаря двухканальной структуре и возможности стробирования выходных сигналов. Основные параметры схемы см. в табл. 3.1. Компаратор 521 САЗ может работать совместно с цифровыми ИМС, выполненными как на биполярных, так и на полевых транзисторах (ДТЛ-, ТТЛ-, ЭСЛ-, МОП-схемами). Входные токи его малы (не более 100 нА), что позволяет получать более высокую точность срабатывания компаратора. ИМС 521САЗ имеет несколько меньшее по сравнению с ранее рассмотренными компараторами быстродействие (см. табл. 3.1). Компаратор может работать как от источников питания £ = --15 В и £ = -15 В, так и от одного источника Е = +5 В. С параметрами и особенностями применения других типов компараторов (например, К521СА4, КМ597СА2, КР597САЗ, КМ597САЗ) можно ознакомиться в [25, 36].  Земпй Стро62 Рис. 3.33. Схема включения двойного интегрального компаратора 521СА1 I 8.Б. СХЕМЫ ВЫБОРКИ И ЗАПОМИНАНИЯ АНАЛОГОВЫХ СИГНАЛОВ Схемы выборки и запоминания применяются для фиксации мгновенных значений быстройзменяющихся аналоговых сигналов на время, необходимое для последующих преобразований этих значений с помощью АЦП в цифровой J<oд. Применение таких схем позволяет снизить динамическую погрешность преобразования, вызванную конечным временем срабатывания АЦП. Основным требованием, предъявляемым к устройствам выборки и запоминания, является высокая точность записи и хранения аналогового сигнала и малое время выборки. На практике широко применяются схемы, основанные на принципе хранения заряда на конденсаторе (рис. 3.34). В режиме выборки ключ /С замкнут, напряжение на конденсаторе С почти полностью повторяет входное напряжение (разница напряжений определяется постоянной времени цепи заряда конденсатора). Когда ключ разомкнут (режим запоминания), напряжение на конденсаторе будет незначительно изменяться только под действием токов утечки и сопротивления нагрузки Ru. Таким образом, напряжение на выходе схемы в интервале между двумя выборками равно с точностью до ошибок фиксации и хранения мгновенному значению входного сигнала в qJ- f, и момент окончания выборки, у u " «»« рис. 3.35, а приведена простая схема I : 1 1 о выборки и запоминания напряжения, сос- тоящая из ключа на МОП-транзисторе, за-Рис. 3.34. Структурная схе- рядного конденсатора С и повторителя ма выборки и запоминания «к напряжения на операционном усилителе. При подаче импульса выборки отрицательной полярности ключ полностью открывается и конденсатор заряжается под действием входного напряжения (рис. 3.35, б). Принимая в интервале выборки входное напряжение постоянным и равным получим  Напряжение Uq в момент окончания действия импульса выборки будет отличаться от напряжения Увх на значение где Ыс(0) - начальное напряжение на конденсаторе; - выходное сопротивление источника входного напряжения; R - сопротивление проводящего ключа; - длительность импульса выборки. Значение Amj называют ошибкой недозаряда конденсатора. Для других видов входного сигнала ошибка Amj имеет другие функциональные зависимости. По заданному значению ошибки Aui и времени выборки можно определить максимально допустимое значение емкостей С. Для уменьшения сопротивления зарядной цепи необходимо применять ключи с небольшим прямым сопротивлением и входные буферные каскады с малым выходным сопротивлением. После окончания действия импульса выборки конденсатор С начнет разряжаться токами утечки МОП-транзистора и конденсатора, а также входным током операционного усилителя. Скорость изменения напряжения на конденсаторе ducldt = lyJC, где /у - суммарный ток утечки, протекающий через конденсатор. Напряжение на емкости в стадии запоминания изменится на Амг л; IyJ:JC, где 4ап - длительность стадии запоминания. Для обеспечения длительного времени запоминания при заданных значениях ошибки Аыг и 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 [ 35 ] 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||