|
| |
 |
Электронные компоненты Мануалы управления записью массива выборочных данных в ЗУ на каждом периоде повторения сигнала. При этом главным условием такой реализации является возможность выполнения всех вычислительных операций в реальном масштабе времени, т. е. в темпе поступления выборочных значений принимаемого сигнала. В важном для практики случае, когда временное положение принимаемых импульсов неизвестно, указанная возможность практически отсутствует, так как устройство поиска пачки должно выпол- Сигнал ан-, V RG RG Са-л Кии Нет Рис. 4.15. Схема обнаружителя пачки импульсов с весовым суммированием и бинарным квантованием сигнала нять процедуру накопления (4.2) на множестве дискретных значений неизвестного параметра = /До (/ = [1, т\). Для реализации такого устройства с использованием принципа обработки, лежащего в основе схемы рис. 4.14, требуется (Л-1)т последовательно включенных регистров памяти (в соответствии с числом дискретов на интервале наблюдения Тн = (Л/-1)Ти = (Л-1)тДо). При этом все операции обработки, составляющие один цикл обнаружения, должны выполняться в течение временного интервала До, определяющего разрешающую способность устройства поиска. При реальных значениях = 10 -f- 50, т= 100 ~ 1000, До = 1 Ю мкс эти требования не могут быть выполнены ни аппаратными, ни программными средствами. Поэтому практическая реализация многоканальных цифровых обнаружителей на основе схемы на рис. 4.14 при современном уровне элементной базы возможна только с использованием определенных упрощений этой схемы. Наиболее известна аппаратная реализация таких обнаружителей по схеме на рис. 4.15, которую можно трактовать как упрощение исходной схемы на рис. 4.14 за счет бинарной дискретизации сигнала 2г(т) на входе обнаружителя в соответствии с правилом (4.4). В этой схеме операция аналого-цифрового преобразования выполняется бинарным амплитудным квантователем (т. е. одноразрядным АЦП), а one- рация стробирования при неизвестном временном положении импуль сов заменяется временной дискретизацией сигнала (с дискретом Лд), выполняемой временным квантователем. При этом регистры памяти со схемами разрешения на входе вырождаются в одноразрядные синхронные элементы памяти типа D (элементы задержки), управляемые тактовой последовательностью, обеспечивающей временную дискретизацию сигнала. Совокупность из т элементов памяти составляет сдвигающий регистр {RG), обеспечивающий задержку бинарного входного сигнала на период повторения Т„ = тДо. Операция умножения Ui X Сг(/До) выполняется в этом случае с помощью электронных ключей, подающих на вход сумматора число at, если iijA) = = 1 (в противном случае на вход сумматора подается нуль). После выполнения операций суммирования на каждом интервале дискретизации (т. е. за время До) в регистре памяти (РП) образуется результат накопления k=i-N+l который сравнивается с цифровым порогом К для выработки решения об обнаружении полезного сигнала. Такое решение вырабатывается в момент, когда Ztj > К, что соответствует завершению операции по-" иска пачки импульсов. При этом определяется число i, которое характеризует временное положение принятой пачки (точнее, момент начала пачки, совпадающий с началом текущего интервала наблюдения 4н = Тв), а также число /, дающее оценку неизвестного параметра tg с точностью до интервала дискретизации До. . Схема рис. 4.15 известна как схема бинарного обнаружителя пачки с весовым суммированием импульсов [34, 38]. Ее можно рассматривать как согласованный фильтр для межпериодной обработки пачки импульсов, так как импульсная характеристика такого фильтра может быть согласована с формой огибающей пачки правильным подбором совокупности весовых коэффициентов {aj, ад,}. При аналоговой реализации эти коэффициенты задаются с помощью делителей напряжения, причем операции суммирования и сравнения с порогом в этом случае также выполняются с помощью аналоговых схем - сумматора напряжений (или токов) и порогового устройства. При цифровой реализации схемы рис. 4.15 коэффициенты хранятся в ячейках постоянного запоминающего устройства (ПЗУ), которые поочередно опрашиваются с помощью Л-канального коммутатора (мультиплексора) таким образом, что за время До на вход цифрового сумматора последовательно подаются все чисел а; если Cfe = О, то вместо Uk-i+N на вход сумматора подается нуль. Реализация такой схемы на современных интегральных микросхемах, (ИМС) средней степени интеграции не сложна, однако требуемые для этого аппаратурные затраты оказьюаются довольно большими. Поэтому на практике применяется более простая схема, использующая бинарную аппроксимацию весовых коэффициентов, когда алгоритм накопления сигнала (4.2) сводится к равновесному суммирова- Таблица 4.2 нию бинарно-квантованных входных данных, т. е. к формированию статистики: = "У Сй(/До)- В этом случае необходимость в запоминании коэффициентов отпадает, а операция суммирования сводится к подсчету единиц в совокупности выборочных данных Cfe на текущем интервале наблюдения. Эту операцию можно совместить с операцией сравнения с порогом и выполнять с помощью комбинационного дешифратора, анализирующего числа ... C, A/+i} в унитарном коде. В качестве примера в табл.4 2 приведена логическая функция такого дешифратора, которая обозна чена г/=/й{12 ••• w}, где - объем выборки (порядок следования аргументов не имеет значения); индекс К имеет смысл числового значения порогового уровня. Данный пример илллюстрирует правило составления такой логической функции для случая N = 3, /( = 2. Единичный выходной сигнал дешифратора (у = 1) соответствует условию Zij > К, т. е. выработке сигнала обнаружения (завершению операции поиска) в момент to = 1Т„ + /До. Функциональная схема бинарного обнаружителя для рассмотренного примера приведена на рис. 4.16, где сдвигающие регистры состоят из т синхронных элементов памяти типа D, а пороговое устройство, состоящее из дешифратора и схемы ИДИ, выполняет логическую функцию в соответствии с табл. 4.2. С выхода АВК Рис. 4.16. Функциональная схема бинарного обнаружителя с равновесным суммированием при Д 3 и /С = 2 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 [ 47 ] 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |