|
| |
 |
Электронные компоненты Мануалы При фо = О функция Ф„(Х, К/0) = 0, поэтому на основании выражения (1.10) можно получить g{X, Ylf,, 0) = /„ (X, К „)== j Таким образом, имеют место соотношения: F(X:Y) при 0 = 0. F(X>Y) при /„=1. h(X, Ylf,y- F(X<Y), если /о = 0, F{XY), если = 1, О, если Фо = 0, = 1. (1.II) gn Фо) = , = 0, f (Х = Г).если ф„ .. F (X > Y), если fo=%-F(X>Y). если /оVФона рис. 1.13 показана КС, реализующая функции fi{X, Y/fo) и Ф4(Х, К/фо), где каждый элемент, обозначенный прямоугольником, выполняет элементарные функции (1.9) и ф]. Недостатком этой КС является низкое быстродействие, так как сигналы Xi и yt, соответствующие младшим разрядам сравниваемых чисел, последовательно проходят через все элементы, имеющие конечное быстродействие. Достоинством же данной КС является простота реализации функций /i и ф). Из выражений (1.11) видно, что совокупность /„, ф„ и gn позволяет реализовать все соотношения (1.3) между сравниваемыми двоичными числами. Схемы сравнения двоичных чисел выпускаются в виде микросхем. Например, микросхема 564ИП2 [4] выполняет функции fn(X, Y/fo), ф„(Х, F/фо) и VgniX, Y/fo, Фо). Эта система функций отличается от системы функций (1.11) только введением стробирующего сигнала V для разрешения и запрета сравнений вида F{X > Y) при f о = Фо = О и F{X > Y) при fo \/фо = 1. На рис. 1.14 показана схе ма сравнения восьмиразрядных двоичных чисел, выполненная на двух микросхемах 564ИП2. Таким же способом можно построить схему сравнения 4--разрядных чисел (ft = 3, 4, 5 ...). Стробирование функции giti(X,Y/fo, Фо) осуществляется подачей сигнала V на вход V последней микросхемы. На все же остальные микросхемы можно по- Уз-Уг- у,-у Рис. 1.13. Схема сравнения четырехразрядных двоичных чисел Рис. 1.14. Схема сравнения восьмиразрядных двоичных чисел дать значения сигнала V = О или 1. Наличие входов fo, фо и У позволяет осуществить микропрограммное управление процессом сравнения чисел. Очевидно, что микросхемы 564ИП2 можно использовать и для сравнения двоично-десятичных чисел. § 1.7. ДВОИЧНЫЕ СУММАТОРЫ Способы выполнения арифметических операций сложения и вычитания с помощью КС будем рассматривать только для целых двоичных чисел, что значительно облегчает изложение методики их синтеза Целые положительные «-разрядные двоичные числа будем обозначать через X = (x„, .... Xj) и К = (у„, yt), где x„ и j/„ - старшие разряды, а числа любого знака - теми же буквами со штрихом. Тогда будем иметь: X =±Х, У =±У, \Х\ = X, \Y] = Y. КС, выполняющие операции сложения и вычитания чисел, называются комбинационными сумматорами, так как X - К = Х + Операция сложения положительных двоичных чисел определяется правилами двоичной арифметики: 1) значение переноса 2р, ъ (р \-+• 1)-й разряд равно 1, если две или три величины из Хр, у и 2р равны 1, где Хр п ур - разряды чисел X и К, а гр - перенос из (р -1)-го разряда; 2) значение р-то разряда Sp суммы чисел X и Y равно 1, если нечетное число величин Хр, Ур и Zp равно 1. Для наглядности поясним эти правила примером: 6 5 4 3 2 1 - номера разрядов, 32 16 8 4 2 1 - веса разрядов. О О I о о I 1 ~ л = 25. I ~ К =29, о ~ z - перенос, О ~ S = 54 -сумма. Понятно, что значение переноса в первый разряд всегда равно О, т. е. 2i=0. Если при сложении разрядная сетка не переполняется, то перенос в старший (л + 1)-й разряд отсутствует = 0) и Z = .... 22. 0), S = (s„, Si). В общем случае необходимо производить сложение и вычитание как положительных, так и отрицательных чисел. Таблица истинности (табл. 1.3), описывающая закон функционирования одноразрядного двоичного сумматора, составляется на основании сформулированного выше правила сложения положительных чисел. Таблица 1.3
. Из диаграммы Вейча для функций Sp и Zpi (рис. 1.15) следует, что Zp,=3Cpyp\JxpZp\JypZp, \ (1.12) XpZp УрХр. 2р+1 - ХрУр На рис. 1.16 показана КС, выполненная в соответствии с полученными формами функций Sp и Zpj. Понятно, что для сложения двух п-разрядных чисел X к Y требуется использовать п одноразрядных Ур Ур Рис. 1.15. Синтез одноразрядного двоичного сумматора Рис. 1.16. Схема одноразрядного двоичного сумматора & сумматоров. На рис. 1.17 представлен сумматор для трехразрядных чисел X = (хз, Х2, Xj) и К = (г/з, у, yi). В настоящее время в виде микросхем выпускаются одно- (155ИМ1), двух- (155ИМ2) и четырехразрядные (155ИМЗ, 564ИМ1) двоичные сумматоры. На рис. 1.18, а показано условное графическое обозначение четырехразрядного двоичного сумматора (Ai и Bi - входы для подачи разрядов чисел, Sj - выходы разрядов суммы чисел, i - номер разряда, Pj - перенос). Входы Bi и Ро логически равноценны (имеют вес, равный 1). Также логически равноценны входы и Sj, где г = 2, 3, 4. Поэтому в дальнейшем для двоичных сумматоров будем использовать упрощенное, но со- -4 и В Рис. 1.17. Схема трехразрядного двоичного сумматора -83 ~ - -вг -дг -в1 -а! ~р0 Sk - SJ S2 SI Рис. 1.18. Условные графические обозначения четырехразрядных двоичных сумматоров 0 1 2 3 4 [ 5 ] 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |