+7(495)926-7456
+7(495)926-7456
Электронные компоненты  Мануалы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 [ 63 ] 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105

а,2а„

.ОЗУ

вкс/з

вкс/з

ВКС/З

О fx 4

или «по вертикали». Горизонтальное наращивание позволяет получить требуемую разрядность памяти при фиксированном количестве •слов. Наращивание «по вертикали» обеспечивает получение необходимого объема памяти, т. е. числа хранимых слов, при их фиксированной разрядности.

Пусть требуется организовать постоянную память емкостью 1024 восьмиразрядных слова. Если имеются БИС ПЗУ с организацией Л024х1, то следует объединить восемь БИС по способу горизонтального наращивания. При этом управляющие входы «Выбор кристалла» БИС соединяют параллельно, адресные входы подключают также параллельно к соответствующим адресньм входам всех БИС, а информационные входы - выходы каждой БИС подключают к соответствующей линии шины данных. Если же имеются БИС ОЗУ с организацией 256x8, то следует объединить четыре такие схемы по способу вертикального наращивания. При этом восемь младших линий A-Ло шины адреса подключают параллельно к соответствующим адресным входам всех БИС и одноименные информационные выходы всех БИС подключают к соответствующим линиям шины данных. На входы ВК каждой схемы подается один из выходных сигналов дешифратора адресных линий Лд-А.

Способы наращивания памяти «по горизонтали» и «по вертикали» могут использоваться одновременно для получения заданных значений емкости М и разрядности п блока памяти. Если используемый тип БИС ЗУ имеет емкость т и разрядность tii, то общее число k тре-

вкс/з,

01Дф

вкс/з

1K>"f

вкс/з

fPnc. 6.6. Функциональная блока ОЗУ

схема.

буемых корпусов БИС определится как: k =

«1 .

где jc[

В качестве примера на рис. 6.6 приведена структурная схема ОЗУ емкостью М = 4096 и разрядностью /г = 8, содержащая восемь БИС ОЗУ с организацией 1024 x 4.

§ 6.4. ОРГАНИЗАЦИЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ МПВУ И ВНЕШНИМИ УСТРОЙСТВАМИ

Вычислительная мощность и полезность микропроцессора во многом зависят от характеристик его системы обмена информацией с внешними устройствами (ВУ). Эффективная система обмена особенно важна для МПВУ, работаюпщх в реальном времени в блоках радиоэлектронной аппаратуры [30].



в зависимости от типа взаимодействия внешнего устройства и МПВУ различают три способа обмена: а) программный; б) с прерыванием программы; в) с помощью прямого доступа к памяти.

Первый способ инициируется программой, выполняемой в МПВУ, с помощью специальных команд ввода-вывода, либо с помощью команд обращения к ЗУ.

В первом случае в формате команды должен содержаться код выполняемой операции и номер выбираемого ВУ. Во втором случае регистр данных ВУ рассматривается как ячейка памяти, которой присваивается адрес, отличный от адресов других ячеек.

При обмене информацией важной задачей является проверка готовности ВУ. В некоторых МП она осуществляется независимо от вида исполняемой команды, причем при отсутствии готовности ВУ микропроцессор переходит в состояние ожидания. Тем самым достигается сопряжение во времени работы МП и таких ВУ, которые по быстродействию уступают микропроцессору. Если такая проверка не предусматривается, то приходится организовывать специальную команду опроса триггера готовности ВУ и располагать ее в программе непосредственно перед командами ввода и вывода. Если триггер готовности ВУ находится в нулевом состоянии, то команда его опроса повторяется многократно до появления сигнала готовности, после чего МП приступает к исполнению команды обмена.

К преимуществам программного способа обмена относится его простота, а к недостаткам - бесполезная трата времени на ожидание готовности ВУ и невозможность обеспечения своевременной реакции МПВУ на внезапно возникшую потребность ВУ в обмене информацией.

Второй способ обшенг лишен указанных кед )статков и является особенно полезным для организации работы МПВУ в реальном времени. Этот вид обмена инициируется ВУ, которое подает специальный сигнал <вапрос прерывания» на соответствующий вход МП. После выполнения текущей команды МП прекращает вычисления по основной программе, вырабатывает сигнал «Подтверждение прерывания» и переходит к подпрограмме обработки прерывания, расположенной в фиксированной области памяти. После выполнения этой подпрограммы происходит возврат к основной программе.

Для реализации подпрограммы обработки прерывания в МП должны выполняться следуюшле действия: прием запроса на прерывание и его подтверждение; идентификация источника прерывания; сохранение состояния основных регистров МП (счетчика команд, аккумулятора, РОНов) с тем, чтобы обеспечить возможность возобновления вычислений по прерванной программе; собственно выполнение программы обработки прерывания; восстановление исходного состояния основных регистров МП и возврат к выполнению основной программы.

Указанная последовательность действий в МП реализуется в двух вариантах: а) прерыванием с опросом; б) прерыванием по вектору.

В первом варианте с помощью программных или аппаратных средств осуществляется опрос каждого ВУ до тех пор, пока не обнаружится то, которое запрашивает прерывание. Каждое ВУ имеет



свой триггер прерывания ТПР, который запоминает сигнал запроса на прерывание. Сигналы с этих триггеров поступают на общую линию прерывания через схему ИЛИ. Если на линии прерывания появляется сигнал запроса, то МП выполняет специальные команды, которые последовательно проверяют состояние триггеров прерывания. При обнаружении взведенного триггера МП переходит к исполнению подпрограммы, адрес которой устанавливается в соответствии с номером триггера по порядку опроса. Более быструю реакцию МП на запросы прерывания обеспечивает аппаратная реализация опроса ВУ.

1---

1 БД

Запрос ПДи

„.Шертдение ЛДП

Чтение

CmpoS СЗУ~

ОЗУ \-\BK

ВУ ji

I L h

Регистр Ванных

Установка начальных состояний

ТПДП

счетчик адреса

Счетчик » массива

Рис. 6.7. Структурная схема канала ПДП

Широко распространена цепная логическая схема определения ВУ, вызвавшего прерывание. Вырабатываемый микропроцессором сигнал «Подтверждения прерывания» поступает последовательно в каждое ВУ до тех пор, пока не попадет в источник запроса прерывания, в котором он гасится. Данное ВУ посылает в МП информацию о своем номере в цепочке, которая используется в МП для определения адреса подпрограммы, обслуживающей прерывание от данного ВУ.

Во втором варианте в ответ на сигнал «Подтверждение прерывания» ВУ посылает в МП вектор прерывания в виде параллельного двоичного кода, по которому управление передается соответствующей подпрограмме обслуживания прерывания. Тем самым обеспечивается наибольшее быстродействие реализации прерываний.

При наличии нескольких ВУ, способных вызывать прерывания, весьма вероятна ситуация, при которой во время обслуживания запроса прерывания от одного В У поступает запрос прерывания от другого внешнего устройства. Вопрос о порядке работы МП в таком случае обычно решается путем создания системы приоритетных прерываний. Распределение приоритетов осуществляется разработчиком системы на стадии проектирования с учетом назначения и особенностей работы используемых ВУ. При этом разработчик имеет возможность управлять способностью МП воспринимать запросы прерывания, используя специальные команды, запрещаюшве или разрешаюшле при-



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 [ 63 ] 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105