|
| |
 |
Электронные компоненты Мануалы Поскольку ШФ имеет две раздельные шины (входную и выходную) и одну двунаправленную, то с помощью ШФ легко осуществляется переход от ВУ с раздельными шинами к двунаправленной ШД ми кропроцессор а. Нагрузочная способность ШФ К589АП16 характеризуется следующими значениями токов: /miax = 1 мА, /отах = 15 мА по выходам Си /imax = 10 мА, /отах = 55 мА ПО ВЫХОДЗМ В. ПоСКОЛЬКу К589АП16 является четырехразрядной схемой и имеет двунаправленную выходную шину, то для буферизации 8-разрядной шины данных требуются два ШФ. Их входы А и выходы С соединяются параллельно и подключаются к выводам шины данных МП. Для буферизации ША требуется соответственно четыре ШФ. Внешние устройства, а также блоки памяти, не имеющие выходов с тремя состояниями, подключаются к выводам В ШФ. Необходимым блоком МПВУ является генератор тактовых импульсов (ГТИ), основная функция которого состоит в выработке двух неперекрывающихся во времени серий тактовых импульсов Tj и Тг. Эти импульсы должны иметь амплитуду -Ь 12 В, частоту повторения F = 1-2 МГц и длительность фронта tф не более 50 не при емкостной нагрузке 25 пФ. Кроме того, ГТИ должен вырабатывать импульсы серии т, с амплитудой +5 В для подачи на ТТЛ-схемы. В качестве задающего генератора ГТИ кварцевый генератор. ГТИ тактовые импульсы *5В-Общий- \Питание Рис. 7.12. Функциональная схема шинного формирователя К589АП16 обычно используется В отсутствие специальной микросхемы могут быть выработаны, например, с помощью задающего генератора частоты /о = 10 МГц и делителя частоты 1 : 5, в качестве которого может служить счетчик 155ИЕ2 с соответствующей внешней коммутацией. Из выходных сигналов счетчика с помощью логических схем формируются импульсы Ti длительностью 0,1 мкс и %1 длительностью 0,2 мкс, отстоящие друг относительно друга на 0,1 мкс. Амплитуда тактовых импульсов повышается до +12 В с помощью ИС К155ЛА11 с открытым коллектором. Отдельно следует сказать о регистре состояния PC, выполненном на основе МБР (см. рис. 7.10). В этот регистр в начале каждого машинного цикла по сигналу СИНХР записывается код состояния, который содержит информацию о типе выполняемого цикла и обеспечивает восемь дополнительных управляющих сигналов. Их использование в совокупности с основными управляющими сигналами, которые формируются на соответствующих выводах БИС МП, позволяет полностью, реализовать все функциональные возможности данного МП. На основе сигналов, снимаемых с выходов регистра состояния, а также сигналов ПРИЕМ и ВЫДАЧА специальная логическая схема вьгоабатывает системные (укрупненные) управляющие сигналы: ЧТЕНИЕ ЗУ, ЗАПИСЬ ЗУ, ВВОД, ВЫВОД и ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ- Системные сигналы подаются непосредственно на соответствующие блоки МПВУ. Отметим, что регистр состояния совместно с буферными усилителями ШД и логическими схемами выработки системных сигналов образует системный контроллер, который может быть выполнен в виде специальной микросхемы. Необходимо также отметить, что при построении простых МПВУ можно отказаться от использования кода состояния и осуществить необходимое управление только с помощью линий ША. В этом случае управляющие сигналы обычно кодируются старшими линиями ША, которые не используются для адресации памяти. При этом не только сокращается максимальный объем адресуемой памяти, но значительно сужаются функциональные возможности МПВУ (например, невозможно организовать прерывание). Это также накладывает ограничение на кодирование внешних устройств, так как при выполнении команд ввода и вывода восьмиразрядный код ВУ появляется не только в младшем, но и в старшем байтах ША. § 7.4. МЕТОДИКА проектирования микропроцессорного ВЫЧИСЛИТЕЛЬНОГО устройства Этап непосредственного логического проектирования устройства на базе МП сводится к разработке аппаратных средств МПВУ и программ и обычно состоит из следующих основных шагов; 1) определение состава элементов и составление детальной структурной схемы данного МПВУ на основе типовой схемы; 2) распределение адресного поля, а также распределение памяти и РОН; 3) составление программ работы МПВУ. Для этапа логического проектирования МПВУ основным исходным материалом является блок-схема и подробное описание реализуемого алгоритма обработки информации, перечень входных и выходных сигналов устройства, а также требования к точности и быстродействию МПВУ. Рассмотрим процесс выполнения шагов проектирования МПВУ. При выполнении первого шага определяют типы БИС ОЗУ и ПЗУ с учетом построения модулей памяти, имеющих требуемую емкость, достаточное быстродействие и приемлемое потребление мощности. Разрабатывают структуру модулей памяти и их связей с ШД, ША и шиной управления МПВУ. Разрабатывают необходимые интерфейсные схемы на основе простых схем типа МБР или на основе программируемых интерфейсных БИС. Производится оценка электрического сопряжения компонентов МПВУ, на основании которой в структурную схему вводятся необходимые усилители, преобразователи уровней и т. п. При расчете нагрузочной способности элементов учитывают не только активную. но и емкостную нагрузки. Осуществляют расчет задержек распространения сигналов по различным цепям их передачи в МПВУ; принимаются меры по согласованию работы отдельных блоков во времени. В частности, при наличии медленно действующих устройств разрабатывается схема формирования сигнала ГОТОВ. Типовую структуру МПВУ при необходимости дополняют блоком организации прерываний (возможно, с анализом приоритетов), блоком прямого доступа к памяти и т. п. При выполнении второго шага назначают адресные линии для ПЗУ, ОЗУ и ВУ. Для адресации ПЗУ или ОЗУ объемом 2 байтов используют S линий, начиная с Ло. Различение ПЗУ и ОЗУ при обращении к памяти можно осуществить любой неиспользованной линией ША, например, Л15: при Л 15=0 осуществляется выборка из ПЗУ, а при Л15 = 1 -обращение к ОЗУ. Если в МПВУ содержится не более восьми портов для подключения внешних устройств ввода и не более восьми портов для внешних устройств вывода, то каждому порту выделяется индивидуальная адресная линия. Это соответствует использованию кода «1» из «8» для кодирования портов ввода-вывода: PORTX-Q 0 0 0 0 0 0 1 P0RT2 - 00000010 P0RT8 - 1 0000000 При большом числе портов необходимо использовать дешифратор адресов ДША, который показан пунктиром на рис.7.10. В этом случае кодирование портов осуществляют, исходя из простоты построения ДША. Далее выделяют области в ПЗУ для записи основной программы, подпрограмм, в том числе подпрограмм обработки прерываний, табличных данных и разного рода констант. Производится также распределение емкости ОЗУ, в котором выделяются области для запоминания результатов вычислений, данных из ВУ, а также для организации стека. Поскольку в данном МПВУ при заполнении стека содержимое указателя стека уменьшается, то начало стека обычно располагают в последней ячейке ОЗУ. Необходимо отметить, что в МПВУ не имеется средств защиты памяти. Поэтому важно при записи новых данных не потерять ценную информацию, записанную ранее. При выполнении шага 3, состоящего в составлении программы, необходимо выбрать язык программирования и интерпретировать заданный алгоритм в его терминах. Выбор языка обусловлен прежде всего наличием соответствующих средств отладки программы и ее трансляции в машинный код данного МП. Система команд МП обычно позволяет выполнить заданную операцию разными способами, из которых необходимо выбирать наиболее приемлемый для данного конкретного случая. Поэтому после составления программы следует проанализировать ее для нахождения путей оптимизации программы в направлении сокращения времени ее выполнения, более рационального использования памяти и повышения эффективности взаимодей- 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 [ 71 ] 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |