|
| |
 |
Электронные компоненты Мануалы в пределах интервала Цт, maxl происходит остановка счетчика I, а состояние этого счетчика после остановки отражает измеряемое значение tg. Это значение по сигналу прерывания может быть передано в микропроцессор для последующей программной обработки. Для выполнения операции считывания состояния счетчика 1 программа обработки прерываний, выполняемая микропроцессором, должна включать в себя две последовательные команды ввода данных, т. е. двухбайтные команды IN, в которых второй байт указывает- адрес счетчика 1 (см. аналогичные команды OUT в табл. 8.7). Две команды ввода необходимы для поочередного считывания младшего и старшего байтов значения в соответствии с запрограммированным режимом работы таймера (см. табл. 8.5). Кроме рассмотренной в данном примере простой операции считывания данных таймера путем предварительной остановки счетчика, в микросхеме К580ВИ53 предусмотрено так называемое чтение «на лету», для реализации которого используется операция «защелкивания». Она кодируется в управляющем слове битами Д5, Д4=00и выполняется при подаче на схему управления обменом сигналов А1, А0=И (см. табл. 8.6), которые вызывают запоминание («защелкивание») текущего состояния счетчика в буферном регистре того канала, номер которого указан в битах Д7, Д6 управляющего слова. После «защелкивания» следует обычная операция чтения в соответствии с запрограммированным числом байтов. При этом режим работы счетчика не изменяется и процесс счета не прерывается, а после завершения операции чтения ..разрешается считывание новых состояний счетчика в буферный регистр. Таким образом, из рассмотрения операций, выполняемых микросхемой таймера К580ВИ53, видно, что на основе этой микросхемы можно осуществить одновременно три различные операции преобразования код-время или время-код, управляемый программно от микропроцессорного вычислительного устройства. Сопряжение таймера с микропроцессором сводится к программированию необходимых операций управления таймером с учетом особенностей обработки сигналов в реальном времени. * -i КОНТРОЛЛЕР ПРЯМОГО ДОСТУПА К АМЯТИ Обработка сигналов в РТС включает различные операции, связанные с запоминанием, преобразованием и выводом больших массивов данных, извлекаемых из принимаемых сигналов. Для выполнения этих операций в микропроцессорном вычислителе используется режим прямого доступа в память (ППД), который отличается наибольшей скоростью обмена данными между вычислителем и внешними устройствами (см. § 6.4). В микропроцессорном комплекте серии К580 для организации режима ПДП предусмотрена БИС программируемого контроллера ПДП типа К580ИК57, способная обслуживать четыре внешних устройства. Структурная схема контроллера представлена на рис. 8.17. Рассмотрим функциональное назначение выводов микросхемы и смысл основных операций, выполняемых отдельными ее узлами. ДО-Д7 двунаправленная (трехстабильная) шина данных, которая обеспечивает обмен информацией между МП и контроллером, а также передачу из контроллера старшего байта адреса памяти в режиме ПДП. Эта шина подключается непосредственно к шине данных (ШД) микропроцессора и через многорежимный буферный регистр (МБР) типа К589ИР12 - к разрядам А8-А15 адресной шины. АО, А7 - шина выдачи младших разрядов адреса памяти. Массив адресуемых ячеек памяти задается устройством формирования адресов (УФА), включающим четыре регистра начальных адресов, четыре регистра количества циклов ПДП и схему декрементирования адресов (т. е. уменьшения адреса на один при каждом цикле ПДП). Исходные данные (начальный jf f t тдпо-ппдт ao-asau-ai зпдт- ЗПДП2- зпдпз- РУР J /• *ЗпВ/В -*-ЧтП "ЗпП fi- ТИ-. ттттт ЗЗХВРАСШЗХВГ Ри. 8.17. Структурная схема контроллера ПДП К580ИК57 адрес и количество циклов) за- jfl носятся в регистры при программировании контроллера, причем номер канала обмена в режиме программирования передается по двунаправленным линиям АО-A3. ЗПДПО - ЗПДПЗ - входы сигналов запроса прямого доступа к памяти от внешних устройств, которым присваиваются номера от О до 3. ППДПО - ППДПЗ - выходы сигналов, обеспечивающих выбор одного из четырех внешних устройств для обмена информацией в режиме ПДП. Приоритет обслуживания внешних устройств задается схемой обработки запросов (СОЗ) в соответствии с запрограммированным режимом работы. ВК - вход сигнала «Выбор кристалла», разрешающего взаимодействие МП с контроллером, как с периферийным устройством. При подаче этого сигнала на схему выработки сигналов записи чтения (СЗЧ) происходит обмен информацией между МП и внутренними регистрами контроллера, адресуемыми шиной АО-A3. Этот вход может подключаться к одной из свободных линий адресной шины МП или к определенному выходу дешифратора адреса. Таким образом, микропроцессор может обращаться к контроллеру ПДП, как к одному из внешних устройств, что необходимо для выполнения команд ввода и вывода информации при программировании контроллера. ЧтВ/В -• двунаправленный (трехстабильный) вход-выход. В режиме взаимодействия с МП по этой линии поступает сигнал (из МП в контроллер), разрешающий вывод информации из внутренних регистров контроллера на шину данных. В режиме обслуживания внешних устройств по этой линии передается управляющий сигнал, который вырабатывается в блоке СЗЧ контроллера и разрешает считывание информации из ВУ в память ио шине данных. , ЗнВ/В - двунаправленный (трехстабильный) вход-выход управляющей линии, аналогичной линии ЧтБ/В. Сигнал ЗпВ/В разре- шает либо запись информации из МП в контроллер (в режиме программирования контроллера), либо запись данных во внешнее устройство из памяти (в режиме обслуживания ПДП). ЧтП и ЗпП - трехстабильные выходы, используемые для чтения данных из адресуемых ячеек памяти или для записи данных во время циклов ПДП. ЗЗХВ - выход управляющего сигнала запроса захвата системных шин процессора. Этот сигнал подается непосредственно на вход ЗАХВАТ микропроцессора перед началом обмена данными в режиме ПДП. ПЗХВ - вход сигнала подтверждения захвата, поступающего с соответствующего выхода МП и разрешающего переход в режим ПДП. СБА - выход стробирующего сигнала, вырабатываемого устройством управления (УУ) и указывающего на вывод старшего байта адреса памяти на шину данных контроллера для передачи его на адресную шину процессора. Обычно эта передача осуществляется с помощью дополнительного буферного регистра, в который по сигналу СБА записывается информация с шины данных. РА - выход сигнала «Разрешение адреса», который указывает на осуществление циклов ПДП. Этот сигнал можно использовать в системе для блокировки адресной шины в устройствах, не участвующих в ПДП. R - вход сигнала сброса, предназначенный для установки внутренних узлов микросхемы в исходное состояние. ТИ - вход тактовых сигналов, обеспечивающих синхронизацию всей микропроцессорной системы. КС - выход сигнала, определяющего последний цикл обмена данными с обслуживаемым внешним устройством. Появление этого сигнала соответствует передаче последнего элемента массива данных от этого внешнего устройства. Ml28 - выход маркерных сигналов, появляющихся на каждом кратном 128 цикле ПДП, начиная от конца массива данных. Г - асинхронный вход, используемый для удлинения циклов обмена путем перевода микросхемы по сигналу «Готовность» в состоянии ожидания. Это необходимо в тех случаях, когда быстродействие памяти ниже быстродействия МП. В процессе функционирования в составе микропроцессорного вычислительного устройства контроллер ПДП может находиться в одном из состояний: а) исходное; б) программирование; в) ожидание; г) обслуживание. В исходном состоянии, которое устанавливается по сигналу сброса R, контроллер не принимает запросы ПДП, а трехстабильные буферы АО-A3 находятся в состоянии приема информации. Когда контроллер находится в состоянии программирования, МП через шину данных записывает в соответствующие регистры контроллера исходные данные (начальные адреса и количество циклов), а также инструкции, определяющие режим работы контроллера. При этом адресат приема информации в контроллере определяется кодом на линиях АО-A3. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 [ 79 ] 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 |